×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术... [15]
作者
李晓维 [7]
宫云战 [2]
徐勇军 [2]
李华伟 [2]
蒋敬旗 [2]
高茁 [2]
更多...
文献类型
期刊论文 [15]
发表日期
2008 [2]
2007 [1]
2005 [1]
2004 [1]
2003 [8]
2002 [2]
更多...
语种
英语 [15]
出处
微电子学与计算机 [15]
资助项目
收录类别
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共15条,第1-10条
帮助
限定条件
出处:微电子学与计算机
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
题名升序
题名降序
高速低功耗传输电路的时钟系统设计
期刊论文
微电子学与计算机, 2008, 卷号: 25.0, 期号: 1.0, 页码: 108
作者:
杨祎
;
高茁
;
黄志正
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
时钟
锁相环
高速传输
功耗
一种静态电路兼容的4GHz64位动态加法器设计
期刊论文
微电子学与计算机, 2008, 卷号: 25.0, 期号: 003, 页码: 159
作者:
高茁
;
王志远
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
加法器
先行进位
动态电路
10GB/s高速SERDES电路的MUX/DEMUX设计
期刊论文
微电子学与计算机, 2007, 卷号: 24.0, 期号: 012, 页码: 174
作者:
马鸿开
;
陈岚
;
刘力轲
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
SERDES
MUX
DEMUX
时钟分频器
浮点乘加部件中三操作数前导1预测算法的设计
期刊论文
微电子学与计算机, 2005, 卷号: 22.0, 期号: 012, 页码: 16
作者:
梅小露
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
前导1预测
三操作数
乘加部件
一种基于概率分析的扫描链动态功耗模型
期刊论文
微电子学与计算机, 2004, 卷号: 21.0, 期号: 002, 页码: 108
作者:
李晓维
;
陈治国
;
徐勇军
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
CMOS电路
概率分析
扫描链
动态功耗模型
电路功耗
静态功耗
动态功耗
SOC测试数据的编码压缩技术
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 44
作者:
韩银和
;
李晓维
;
徐勇军
;
蒋敬旗
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
测试
编码压缩技术
SOC
哈夫曼编码
游程编码
Golomb编码
最小海明距离排序
系统集成技术
集成电路
自动提取RTL级集成电路时序信息
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1
作者:
高燕
;
沈理
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
RTL级集成电路
时序信息
自动提取
硬件描述语言
可测试性设计
模拟验证中的覆盖评估准则
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 40
作者:
吕涛
;
李晓维
;
樊建平
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
模拟验证
覆盖评估准则
电路结构
可观测性
有限自动机
错误模型
集成电路
一种遵循IEEE 1149.1标准的可测试性设计结构
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:
尹志刚
;
李华伟
;
李晓维
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
IEEE1149.1标准
国际标准
可测试性设计结构
时序电路
基于BDD的组合电路等价性检验方法
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 48
作者:
李光辉
;
邵明
;
李晓维
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
BDD
形式验证
等价性检验
符号模拟
三叉判决图
组合电路
专用集成电路