Institute of Computing Technology, Chinese Academy IR
| 自动提取RTL级集成电路时序信息 | |
| 高燕; 沈理 | |
| 2003 | |
| 发表期刊 | 微电子学与计算机
 |
| ISSN | 1000-7180 |
| 卷号 | 20.0期号:006页码:1 |
| 摘要 | 文章以Verilog硬件描述语言描述的电路为研究对象，给出RTL级集成电路的静态时序深度和动态时序深度概念。从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系，并实现了信息的自动提取，从而为高层次测试生成、设计验证提供了方便。 |
| 关键词 | RTL级集成电路 时序信息 自动提取 硬件描述语言 可测试性设计 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35228 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 高燕,沈理. 自动提取RTL级集成电路时序信息[J]. 微电子学与计算机,2003,20.0(006):1. |
| APA | 高燕,&沈理.(2003).自动提取RTL级集成电路时序信息.微电子学与计算机,20.0(006),1. |
| MLA | 高燕,et al."自动提取RTL级集成电路时序信息".微电子学与计算机 20.0.006(2003):1. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [高燕]的文章 |
| [沈理]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [高燕]的文章 |
| [沈理]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [高燕]的文章 |
| [沈理]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论