Institute of Computing Technology, Chinese Academy IR
| 高速低功耗传输电路的时钟系统设计 | |
| 杨祎; 高茁; 黄志正 | |
| 2008 | |
| 发表期刊 | 微电子学与计算机
 |
| ISSN | 1000-7180 |
| 卷号 | 25.0期号:1.0页码:108 |
| 摘要 | 利用锁相环（PLL）为高速低功耗并行传输电路发射机生成时钟信号的系统。设计了一个稳压器（Voltage Regulator），为PLL中对噪声敏感的模块提供低噪声的电压源。在此基础上提出了一种新型的动态改变工作频率的方法，应用于源同步（source-synchronous）模式的高速传输电路。此方法可以在不改变PLL状态的情况下快速改变输入输出（I/O）电路的工作频率，降低功耗。整个芯片采用0.18μm CMOS工艺设计并流片测试成功。 |
| 关键词 | 时钟 锁相环 高速传输 功耗 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/36188 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 杨祎,高茁,黄志正. 高速低功耗传输电路的时钟系统设计[J]. 微电子学与计算机,2008,25.0(1.0):108. |
| APA | 杨祎,高茁,&黄志正.(2008).高速低功耗传输电路的时钟系统设计.微电子学与计算机,25.0(1.0),108. |
| MLA | 杨祎,et al."高速低功耗传输电路的时钟系统设计".微电子学与计算机 25.0.1.0(2008):108. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [杨祎]的文章 |
| [高茁]的文章 |
| [黄志正]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [杨祎]的文章 |
| [高茁]的文章 |
| [黄志正]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [杨祎]的文章 |
| [高茁]的文章 |
| [黄志正]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论