中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共11条，第1-10条 帮助

限定条件    
已选(0)清除 条数/页：   排序方式：
系统芯片中低功耗测试的几种方法 期刊论文
微电子学与计算机, 2002, 卷号: 19.0, 期号: 010, 页码: 20
作者:  蒋敬旗;  周旭;  李文;  范东睿
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
系统芯片  低功耗  集成电路测试  可测试性设计  
RTL集成电路的时序深度 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1209
作者:  高燕;  沈理
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
RTL集成电路  高层次测试  硬件描述语言  时序深度  寄存器传输液  芯片设计  
基于RTL行为模型的测试产生及时延测试方法 期刊论文
中国科学院研究生院学报, 2002, 卷号: 19.0, 期号: 002, 页码: 198
作者:  李华伟
收藏  |  浏览/下载：9/0  |  提交时间：2023/12/04
RTL行为模型  测试产生  时延测试  寄存器传输级  有限状态机  自动测试向量产生  故障诊断  集成电路测试  
集成电路中冒险的检测和消除 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 014, 页码: 211
作者:  刘国华;  余潇洋;  闵应骅;  李晓维
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
集成电路  冒险  检测  消除  带符号路径长度  CMOS集成电路  低功耗设计  
有限状态机的行为阶段聚类及其对测试的应用 期刊论文
中国科学：E辑, 2002, 卷号: 32.0, 期号: 006, 页码: 846
作者:  李华伟;  闵应骅;  李忠诚
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
行为阶段聚类  有限状态机  行为描述  测试产生系统  数学模型  状态转换函数  时序电路  
SoC芯片设计方法及标准化 期刊论文
计算机研究与发展, 2002, 卷号: 39.0, 期号: 1.0, 页码: 1
作者:  章立生;  韩承德
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
系统级芯片  设计方法  集成电路  SoC芯片  标准化  
一种快速模糊推理系统 期刊论文
计算机研究与发展, 2002, 卷号: 39.0, 期号: 004, 页码: 406
作者:  沈理
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
模糊逻辑  模糊推理系统  模糊控制  人工智能  超大规模集成电路  
一款通用CPU的存储器内建自测试设计 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1204
作者:  何蓉晖;  李华伟;  李晓维;  宫云战
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
CPU  存储器内建自测试  故障模型  march算法  可测性设计  超大规模集成电路  IP核  
VerilogRTL模型 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1194
作者:  沈理
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
VerilogRTL模型  Verilog硬件描述语言  寄存器传输级模型  逻辑模拟  高层次测试  集成电路芯片  芯片测试  
可测试性设计中的功耗优化技术 期刊论文
贵州工业大学学报：自然科学版, 2002, 卷号: 31.0, 期号: 004, 页码: 1
作者:  李文;  周旭;  范东睿;  蒋敬旗
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
可测试性设计  功耗优化  低功耗  测试  超大规模集成电路  芯片设计