Institute of Computing Technology, Chinese Academy IR
| 一款通用CPU的存储器内建自测试设计 | |
| 何蓉晖; 李华伟; 李晓维; 宫云战 | |
| 2002 | |
| 发表期刊 | 同济大学学报：自然科学版
 |
| ISSN | 0253-374X |
| 卷号 | 30.0期号:010页码:1204 |
| 摘要 | 存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。 |
| 关键词 | CPU 存储器内建自测试 故障模型 march算法 可测性设计 超大规模集成电路 IP核 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/31128 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 何蓉晖,李华伟,李晓维,等. 一款通用CPU的存储器内建自测试设计[J]. 同济大学学报：自然科学版,2002,30.0(010):1204. |
| APA | 何蓉晖,李华伟,李晓维,&宫云战.(2002).一款通用CPU的存储器内建自测试设计.同济大学学报：自然科学版,30.0(010),1204. |
| MLA | 何蓉晖,et al."一款通用CPU的存储器内建自测试设计".同济大学学报：自然科学版 30.0.010(2002):1204. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [何蓉晖]的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [何蓉晖]的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [何蓉晖]的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论