Institute of Computing Technology, Chinese Academy IR
| VerilogRTL模型 | |
| 沈理 | |
| 2002 | |
| 发表期刊 | 同济大学学报：自然科学版
 |
| ISSN | 0253-374X |
| 卷号 | 30.0期号:010页码:1194 |
| 摘要 | VLSI集成电路芯片测试技术正在向高层次测试推进，针对Verilog硬件描述语言，提出了一种在寄存器传输级（register transfer level,RTL)上的电路模型VRM，该模型着重于实际应用，可输出文本格式文件，便于开发实用的RTL级故障模拟和RTL级测试生成等软件。基于该模型。还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性。 |
| 关键词 | VerilogRTL模型 Verilog硬件描述语言 寄存器传输级模型 逻辑模拟 高层次测试 集成电路芯片 芯片测试 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/26873 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 沈理. VerilogRTL模型[J]. 同济大学学报：自然科学版,2002,30.0(010):1194. |
| APA | 沈理.(2002).VerilogRTL模型.同济大学学报：自然科学版,30.0(010),1194. |
| MLA | 沈理."VerilogRTL模型".同济大学学报：自然科学版 30.0.010(2002):1194. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [沈理]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [沈理]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [沈理]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论