中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共11条，第1-10条 帮助

限定条件                    
已选(0)清除 条数/页：   排序方式：
一种静态电路兼容的4GHz64位动态加法器设计 期刊论文
微电子学与计算机, 2008, 卷号: 25.0, 期号: 003, 页码: 159
作者:  高茁;  王志远
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
加法器  先行进位  动态电路  
一种基于概率分析的扫描链动态功耗模型 期刊论文
微电子学与计算机, 2004, 卷号: 21.0, 期号: 002, 页码: 108
作者:  李晓维;  陈治国;  徐勇军
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
CMOS电路  概率分析  扫描链  动态功耗模型  电路功耗  静态功耗  动态功耗  
SOC测试数据的编码压缩技术 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 44
作者:  韩银和;  李晓维;  徐勇军;  蒋敬旗
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
测试  编码压缩技术  SOC  哈夫曼编码  游程编码  Golomb编码  最小海明距离排序  系统集成技术  集成电路  
自动提取RTL级集成电路时序信息 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1
作者:  高燕;  沈理
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
RTL级集成电路  时序信息  自动提取  硬件描述语言  可测试性设计  
模拟验证中的覆盖评估准则 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 40
作者:  吕涛;  李晓维;  樊建平
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
模拟验证  覆盖评估准则  电路结构  可观测性  有限自动机  错误模型  集成电路  
一种遵循IEEE 1149．1标准的可测试性设计结构 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:  尹志刚;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
IEEE1149.1标准  国际标准  可测试性设计结构  时序电路  
基于BDD的组合电路等价性检验方法 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 48
作者:  李光辉;  邵明;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
BDD  形式验证  等价性检验  符号模拟  三叉判决图  组合电路  专用集成电路  
测试向量中未确定位对测试功耗优化的影响 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 52
作者:  骆祖莹;  李晓维;  洪先龙
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
功耗  海明距离  集成电路  向量测试  电路功耗  时序电路  
考虑串扰影响的时延测试 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 011, 页码: 73
作者:  张月;  李华伟;  宫云战;  李晓雄
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
集成电路  设计  集成度  串扰  时延测试  波形敏化  
一种低功耗BIST测试产生器方案 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 36
作者:  何蓉晖;  李晓维;  宫云战
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
BIST  低功耗设计  内建自测试  测试产生器  线性反馈移位寄存器  集成电路