| 考虑串扰影响的时延测试 |
| 张月; 李华伟; 宫云战; 李晓雄
|
| 2003
|
| 发表期刊 | 微电子学与计算机
|
| ISSN | 1000-7180
|
| 卷号 | 20.0期号:011页码:73 |
| 摘要 | 超深亚微米工艺下，串扰的出现会导致在电路设计验证、测试阶段出现严重的问题。本文介绍了一个基于波形敏化的串扰时延故障测试生成算法。该算法以临界通路上的串扰时延故障为目标故障进行测试产生．大大提高了算法的效率。实验表明，以该算法实现的系统可以在一个可接受的时间内。对一定规模的电路的串扰时延故障进行测试产生。 |
| 关键词 | 集成电路
设计
集成度
串扰
时延测试
波形敏化
|
| 语种 | 英语
|
| 文献类型 | 期刊论文
|
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/31890
|
| 专题 | 中国科学院计算技术研究所期刊论文_中文
|
| 作者单位 | 中国科学院计算技术研究所
|
| 第一作者单位 | 中国科学院计算技术研究所
|
推荐引用方式
GB/T 7714 |
张月,李华伟,宫云战,等. 考虑串扰影响的时延测试[J]. 微电子学与计算机,2003,20.0(011):73.
|
| APA |
张月,李华伟,宫云战,&李晓雄.(2003).考虑串扰影响的时延测试.微电子学与计算机,20.0(011),73.
|
| MLA |
张月,et al."考虑串扰影响的时延测试".微电子学与计算机 20.0.011(2003):73.
|
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论