中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共10条，第1-10条 帮助

已选(0)清除 条数/页：   排序方式：
“存储＋逻辑”3D集成电路的硅通孔可测试性设计 期刊论文
计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 1.0, 页码: 146
作者:  叶靖;  郭瑞峰;  胡瑜;  郑武东;  黄宇;  赖李洋;  李晓维
收藏  |  浏览/下载：6/0  |  提交时间：2023/12/04
3D集成电路  硅通孔  可测试性设计  JEDEC协议JESD229  IEEE  1149  1协议  
无权访问的条目 期刊论文
作者:  李佳;  胡瑜;  李晓维;  王伟
Adobe PDF(482Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/22
一种微处理器芯片的验证测试分析及应用 期刊论文
计算机工程, 2006, 卷号: 32.0, 期号: 009, 页码: 219
作者:  檀彦卓;  韩银和;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
验证测试  生产测试  失效分析  可测试性设计  故障模型  
无权访问的条目 期刊论文
作者:  徐勇军;  张伸;  张志敏;  李晓维
Adobe PDF(378Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/23
无权访问的条目 期刊论文
作者:  胡 瑜;  韩银和;  李晓维
Adobe PDF(487Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/10/14
自动提取RTL级集成电路时序信息 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1
作者:  高燕;  沈理
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
RTL级集成电路  时序信息  自动提取  硬件描述语言  可测试性设计  
一种遵循IEEE 1149．1标准的可测试性设计结构 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:  尹志刚;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
IEEE1149.1标准  国际标准  可测试性设计结构  时序电路  
系统芯片中低功耗测试的几种方法 期刊论文
微电子学与计算机, 2002, 卷号: 19.0, 期号: 010, 页码: 20
作者:  蒋敬旗;  周旭;  李文;  范东睿
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
系统芯片  低功耗  集成电路测试  可测试性设计  
可测试性设计技术在一款通用CPU芯片中的应用 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 016, 页码: 191
作者:  李华伟;  李晓维;  尹志刚;  吕涛;  何蓉晖
收藏  |  浏览/下载：7/0  |  提交时间：2023/12/04
可测试性设计  CPU芯片  扫描设计  TEEE1149.1标准  
可测试性设计中的功耗优化技术 期刊论文
贵州工业大学学报：自然科学版, 2002, 卷号: 31.0, 期号: 004, 页码: 1
作者:  李文;  周旭;  范东睿;  蒋敬旗
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
可测试性设计  功耗优化  低功耗  测试  超大规模集成电路  芯片设计