Institute of Computing Technology, Chinese Academy IR
| 可测试性设计技术在一款通用CPU芯片中的应用 | |
| 李华伟; 李晓维; 尹志刚; 吕涛; 何蓉晖 | |
| 2002 | |
| 发表期刊 | 计算机工程与应用
 |
| ISSN | 1002-8331 |
| 卷号 | 38.0期号:016页码:191 |
| 摘要 | 可测试性设计（Design-For-Testability，简称DFT）是芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑，从而使芯片变得容易测试。大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中，为提高芯片的易测必而采的各种可测试性设计技术。主要包括扫描设计（Scan Design)，存储器内建处测试（Build-in-self-test,简称BIST）以及与IEEE1149．1标准兼容的边界扫描设计（Boundary Scan Design，简称BSD）等技术，这些技术的使用为该芯片的提供了方便可靠的测试方案。 |
| 关键词 | 可测试性设计 CPU芯片 扫描设计 TEEE1149.1标准 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35234 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李华伟,李晓维,尹志刚,等. 可测试性设计技术在一款通用CPU芯片中的应用[J]. 计算机工程与应用,2002,38.0(016):191. |
| APA | 李华伟,李晓维,尹志刚,吕涛,&何蓉晖.(2002).可测试性设计技术在一款通用CPU芯片中的应用.计算机工程与应用,38.0(016),191. |
| MLA | 李华伟,et al."可测试性设计技术在一款通用CPU芯片中的应用".计算机工程与应用 38.0.016(2002):191. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| [尹志刚]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| [尹志刚]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李华伟]的文章 |
| [李晓维]的文章 |
| [尹志刚]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论