×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [6]
作者
Li, Xiaowe... [4]
Li, Huawei [3]
Hu, Yu [2]
Fang Fang [1]
Fu, Xiang [1]
Han Yinhe [1]
更多...
文献类型
期刊论文 [6]
发表日期
2011 [2]
2010 [2]
2009 [1]
2008 [1]
语种
英语 [6]
出处
IEEE TRANS... [3]
CHINESE JO... [1]
IEICE TRAN... [1]
JOURNAL OF... [1]
资助项目
National N... [4]
National B... [3]
National N... [3]
National N... [2]
National N... [2]
National N... [2]
更多...
收录类别
SCI [6]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共6条,第1-6条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
Path Delay Test Generation Toward Activation of Worst Case Coupling Effects
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 11, 页码: 1969-1982
作者:
Zhang, Minjin
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:78/0
  |  
提交时间:2019/12/16
Crosstalk-induced delay
delay testing
path delay fault
signal integrity
test generation
timing analysis
Selected Transition Time Adjustment for Tolerating Crosstalk Effects on Network-on-Chip Interconnects
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 10, 页码: 1787-1800
作者:
Zhang, Ying
;
Li, Huawei
;
Min, Yinghua
;
Li, Xiaowei
收藏
  |  
浏览/下载:75/0
  |  
提交时间:2019/12/16
Crosstalk
crosstalk tolerance
interconnects
network-on-chip (NOC)
X-Filling for Simultaneous Shift- and Capture-Power Reduction in At-Speed Scan-Based Testing
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2010, 卷号: 18, 期号: 7, 页码: 1081-1092
作者:
Li, Jia
;
Xu, Qiang
;
Hu, Yu
;
Li, Xiaowei
收藏
  |  
浏览/下载:43/0
  |  
提交时间:2019/12/16
At-speed scan-based testing
low-power testing
X-filling
Testable Critical Path Selection Considering Process Variation
期刊论文
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2010, 卷号: E93D, 期号: 1, 页码: 59-67
作者:
Fu, Xiang
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:44/0
  |  
提交时间:2019/12/16
testable critical path selection
process variation
Co-optimization of Dynamic/Static Test Power in Scan Test
期刊论文
CHINESE JOURNAL OF ELECTRONICS, 2009, 卷号: 18, 期号: 1, 页码: 54-58
作者:
Wang Wei
;
Han Yinhe
;
Li Xiaowei
;
Fang Fang
收藏
  |  
浏览/下载:45/0
  |  
提交时间:2019/12/16
Co-optimization
Test power
Blocking logic
Minimum leakage vector
Design-for-Testability Features and Test Implementation of a Giga Hertz General Purpose Microprocessor
期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2008, 卷号: 23, 期号: 6, 页码: 1037-1046
作者:
Wang, Da
;
Hu, Yu
;
Li, Hua-Wei
;
Li, Xiao-Wei
收藏
  |  
浏览/下载:46/0
  |  
提交时间:2019/12/16
microprocessor design-for-testability
test generation
built-in self-test
at-speed testing