×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [7]
作者
李晓维 [4]
周旭 [2]
尹志刚 [2]
李华伟 [2]
李文 [2]
范东睿 [2]
更多...
文献类型
期刊论文 [7]
发表日期
2014 [1]
2006 [1]
2003 [2]
2002 [3]
语种
英语 [7]
出处
微电子学与计算机 [3]
计算机工程 [1]
计算机工程与应用 [1]
计算机辅助设计与图形... [1]
贵州工业大学学报:自... [1]
资助项目
收录类别
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共7条,第1-7条
帮助
限定条件
语种:英语
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
题名升序
题名降序
“存储+逻辑”3D集成电路的硅通孔可测试性设计
期刊论文
计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 1.0, 页码: 146
作者:
叶靖
;
郭瑞峰
;
胡瑜
;
郑武东
;
黄宇
;
赖李洋
;
李晓维
收藏
  |  
浏览/下载:6/0
  |  
提交时间:2023/12/04
3D集成电路
硅通孔
可测试性设计
JEDEC协议JESD229
IEEE
1149
1协议
一种微处理器芯片的验证测试分析及应用
期刊论文
计算机工程, 2006, 卷号: 32.0, 期号: 009, 页码: 219
作者:
檀彦卓
;
韩银和
;
李晓维
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
验证测试
生产测试
失效分析
可测试性设计
故障模型
自动提取RTL级集成电路时序信息
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1
作者:
高燕
;
沈理
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
RTL级集成电路
时序信息
自动提取
硬件描述语言
可测试性设计
一种遵循IEEE 1149.1标准的可测试性设计结构
期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:
尹志刚
;
李华伟
;
李晓维
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
IEEE1149.1标准
国际标准
可测试性设计结构
时序电路
系统芯片中低功耗测试的几种方法
期刊论文
微电子学与计算机, 2002, 卷号: 19.0, 期号: 010, 页码: 20
作者:
蒋敬旗
;
周旭
;
李文
;
范东睿
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
系统芯片
低功耗
集成电路测试
可测试性设计
可测试性设计技术在一款通用CPU芯片中的应用
期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 016, 页码: 191
作者:
李华伟
;
李晓维
;
尹志刚
;
吕涛
;
何蓉晖
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
可测试性设计
CPU芯片
扫描设计
TEEE1149.1标准
可测试性设计中的功耗优化技术
期刊论文
贵州工业大学学报:自然科学版, 2002, 卷号: 31.0, 期号: 004, 页码: 1
作者:
李文
;
周旭
;
范东睿
;
蒋敬旗
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2023/12/04
可测试性设计
功耗优化
低功耗
测试
超大规模集成电路
芯片设计