×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [5]
作者
Chen, Xiao... [1]
Han, Xiaog... [1]
Hu, Xiaobo... [1]
Ma, YT [1]
Niemier, M... [1]
Wu, Jigang [1]
更多...
文献类型
期刊论文 [5]
发表日期
2019 [1]
2015 [1]
2009 [1]
2008 [1]
1998 [1]
语种
英语 [5]
出处
Journal of... [2]
IEEE TRANS... [1]
IEEE TRANS... [1]
JOURNAL OF... [1]
资助项目
DARPA [1]
Innovative... [1]
National S... [1]
SRC STARne... [1]
SRC STARne... [1]
Semiconduc... [1]
更多...
收录类别
SCI [3]
其他 [2]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共5条,第1-5条
帮助
限定条件
专题:中国科学院计算技术研究所期刊论文
第一作者的第一单位
第一作者单位
通讯作者单位
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
Ferroelectric FETs-Based Nonvolatile Logic-in-Memory Circuits
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2019, 卷号: 27, 期号: 1, 页码: 159-172
作者:
Yin, Xunzhao
;
Chen, Xiaoming
;
Niemier, Michael
;
Hu, Xiaobo Sharon
收藏
  |  
浏览/下载:86/0
  |  
提交时间:2019/04/03
Ferroelectric FET (FeFET)
logic-in-memory (LiM)
nonvolatile (NV) memory
Tight Upper Bound for Accelerating Reconfiguration of VLSI Arrays
期刊论文
JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS, 2015, 卷号: 24, 期号: 7, 页码: 10
作者:
Wu, Jigang
;
Han, Xiaogang
收藏
  |  
浏览/下载:40/0
  |  
提交时间:2019/12/13
Reconfiguration
VLSI array
fault tolerance
upper bound
无权访问的条目
期刊论文
作者:
Dong-Rui Fan* (范东睿)
;
Nan Yuan (袁楠)
;
Jun-Chao Zhang (张军超)
;
Yong-Bin Zhou (周永彬)
;
Wei Lin (林伟)
;
Feng-Long Song (宋风龙)
;
Xiao-Chun Ye (叶笑春)
;
He Huang (黄河)
;
Lei Yu (余磊)
;
Guo-Ping Long (龙国平)
;
Hao Zhang (张浩)
;
Lei Liu (刘磊)
Adobe PDF(581Kb)
  |  
收藏
  |  
浏览/下载:0/0
  |  
提交时间:2010/11/02
无权访问的条目
期刊论文
作者:
Da Wang(王 达)
;
Yu Hu(胡 瑜)
;
Hua-Wei Li(李华伟)
;
Xiao-Wei Li(李晓维)
Adobe PDF(9188Kb)
  |  
收藏
  |  
浏览/下载:0/0
  |  
提交时间:2010/11/02
A simplified architecture for modulo (2(n)+1) multiplication
期刊论文
IEEE TRANSACTIONS ON COMPUTERS, 1998, 卷号: 47, 期号: 3, 页码: 333-337
作者:
Ma, YT
收藏
  |  
浏览/下载:72/0
  |  
提交时间:2019/12/16
convolution
Fermat number transform
RNS arithmetic
modulo (2(n)+1) multiplication
Booth's algorithm
Wallace tree
carry save adder
CSA array
carry lookahead adder