中国科学院计算技术研究所机构知识库

浏览/检索结果: 共4条，第1-4条

帮助

限定条件	作者：Han, Yinhe    第一作者

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择期刊影响因子升序期刊影响因子降序发表日期升序发表日期降序提交时间升序提交时间降序作者升序作者降序WOS被引频次升序WOS被引频次降序题名升序题名降序
	Toward Efficient Computing for Robotics: From a Circuit and System View 期刊论文 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2022, 卷号: 69, 期号: 7, 页码: 3051-3056 作者:  Xu, Haobo;  Yang, Yuxin;  Min, Feng;  Huang, Junpei;  Chen, Xiaoming;  Han, Yinhe;  Sun, Ninghui 收藏  |  浏览/下载：23/0  |  提交时间：2022/12/07 Robots  Kinematics  Planning  Field programmable gate arrays  Image edge detection  Estimation  Circuits and systems  Robotics  accelerator  hardware  kinematics  motion planning  perception
	Integrating Two Logics Into One Crossbar Array for Logic Gate Design 期刊论文 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2021, 卷号: 68, 期号: 8, 页码: 2987-2991 作者:  Yao, Lian;  Liu, Peng;  Wu, Jigang;  Han, Yinhe;  Zhong, Yuehang;  You, Zhiqiang 收藏  |  浏览/下载：38/0  |  提交时间：2021/12/01 Logic gates  Memristors  Logic arrays  Resistance  Logic functions  Adders  Switches  Logic gates  memristive crossbar  material implication  not material implication  1-bit full adder
	Thread: Towards fine-grained precision reconfiguration in variable-precision neural network accelerator 期刊论文 IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16, 期号: 14, 页码: 6 作者:  Zhang, Shichang;  Wang, Ying;  Chen, Xiaoming;  Han, Yinhe;  Wang, Yujie;  Li, Xiaowei 收藏  |  浏览/下载：77/0  |  提交时间：2019/12/10 DNN accelerator  variable bit-precision  bit-serial  bit-parallel  fine-grained precision
	A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: 12, 期号: 8, 页码: 6 作者:  Liu, Bosheng l;  Wang, Ying;  You, Zhiqiang;  Han, Yinhe;  Li, Xiaowei 收藏  |  浏览/下载：39/0  |  提交时间：2019/12/13 full adder  memristor ratioed logic (MRL) gate