×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [7]
作者
李华伟 [4]
李晓维 [4]
江建慧 [2]
沈理 [2]
何蓉晖 [1]
吕涛 [1]
更多...
文献类型
期刊论文 [7]
发表日期
2015 [1]
2002 [6]
语种
英语 [7]
出处
同济大学学报:自然科... [7]
资助项目
收录类别
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共7条,第1-7条
帮助
限定条件
出处:同济大学学报:自然科学版
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
作者升序
作者降序
发表日期升序
发表日期降序
基于信号跳变时间可调整的容错路由器
期刊论文
同济大学学报:自然科学版, 2015, 卷号: 43.0, 期号: 002, 页码: 305
作者:
张颖
;
江建慧
;
李华伟
;
李晓维
收藏
  |  
浏览/下载:8/0
  |  
提交时间:2023/12/04
容错路由器
信号跳变时间可调整(STTA)
总线串扰效应
单事件翻转(SEU)
双内锁单元(DICE)
基于模拟的验证技术在CPU设计中的应用
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1257
作者:
吕涛
;
李华伟
;
李晓维
;
樊建平
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
验证技术
CPU
设计验证
模拟
测试矢量自动产生
覆盖率
设计方法
芯片设计
RTL集成电路的时序深度
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1209
作者:
高燕
;
沈理
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
RTL集成电路
高层次测试
硬件描述语言
时序深度
寄存器传输液
芯片设计
一款通用CPU的存储器内建自测试设计
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1204
作者:
何蓉晖
;
李华伟
;
李晓维
;
宫云战
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
CPU
存储器内建自测试
故障模型
march算法
可测性设计
超大规模集成电路
IP核
一种用于双模冗余系统的健壮故障安全接口
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1164
作者:
江建慧
;
闵应骅
;
彭澄廉
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
双模冗余系统
健壮故障安全接口
纠错
差错定位
双模冗余结构
差错检测
故障安全系统
VerilogRTL模型
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1194
作者:
沈理
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
VerilogRTL模型
Verilog硬件描述语言
寄存器传输级模型
逻辑模拟
高层次测试
集成电路芯片
芯片测试
一种面向测试的RTL行为抽象与蕴含方法
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1199
作者:
尹志刚
;
李华伟
;
李晓维
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
抽象
蕴含
寄存器传输级
行为描述
测试向量
集成电路
芯片测试