中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共5条，第1-5条 帮助

已选(0)清除 条数/页：   排序方式：
A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner 期刊论文
半导体学报, 2009, 卷号: 000, 期号: 004, 页码: 104
作者:  Gao Zhuo;  Yang Zongren;  Zhao Ying;  Yang Yi;  Zhang Lu;  Huang Lingyi;  Hu Weiwu
收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04
接收器  CDR  有限元  Gb  校准  元组  CMOS工艺  时钟数据恢复  
一种基于概率分析的扫描链动态功耗模型 期刊论文
微电子学与计算机, 2004, 卷号: 21.0, 期号: 002, 页码: 108
作者:  李晓维;  陈治国;  徐勇军
收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04
CMOS电路  概率分析  扫描链  动态功耗模型  电路功耗  静态功耗  动态功耗  
CMOS VLSI电路无时延平均功耗和有时延平均功耗之间的单调递增关系及其应用 期刊论文
中国科学：E辑, 2003, 卷号: 33.0, 期号: 002, 页码: 174
作者:  骆祖莹;  闵应骅;  杨士元;  李晓维
收藏  |  浏览/下载：11/0  |  提交时间：2023/12/04
CMOS  VLSI电路  无时延平均功耗  单调递增关系  功耗估计  测试功耗  有时延平均功耗  集成电路  
The monotonic increasing relationship between average powers of CMOS VLSI circuits with and without delay and its applications 期刊论文
SCIENCE IN CHINA SERIES F, 2002, 卷号: 45, 期号: 6, 页码: 401-415
作者:  Luo, ZY;  Min, YH;  Yang, SY;  Li, XW
收藏  |  浏览/下载：73/0  |  提交时间：2019/12/16
CMOS  VLSI  power estimation  test power  
集成电路中冒险的检测和消除 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 014, 页码: 211
作者:  刘国华;  余潇洋;  闵应骅;  李晓维
收藏  |  浏览/下载：11/0  |  提交时间：2023/12/04
集成电路  冒险  检测  消除  带符号路径长度  CMOS集成电路  低功耗设计