中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共10条，第1-10条 帮助

已选(0)清除 条数/页：   排序方式：
Quantum Circuit Design for Integer Multiplication Based on Schonhage-Strassen Algorithm 期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2023, 卷号: 42, 期号: 12, 页码: 4791-4802
作者:  Nie, Junhong;  Zhu, Qinlin;  Li, Meng;  Sun, Xiaoming
收藏  |  浏览/下载：17/0  |  提交时间：2024/05/20
Quantum circuit  Qubit  Arithmetic  Logic gates  Convolutional neural networks  Time complexity  Standards  Integer programming  Integer multiplication  quantum circuit  Sch\"onhage--Strassen algorithm  
Enabling In-Network Floating-Point Arithmetic for Efficient Computation Offloading 期刊论文
IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, 2022, 卷号: 33, 期号: 12, 页码: 4918-4934
作者:  Cui, Penglai;  Pan, Heng;  Li, Zhenyu;  Zhang, Penghao;  Miao, Tianhao;  Zhou, Jianer;  Guan, Hongtao;  Xie, Gaogang
收藏  |  浏览/下载：18/0  |  提交时间：2023/07/12
Open area test sites  Arithmetic  Memory management  Task analysis  Training  Standards  Servers  In-network computation  computation offloading  floating-point operation  
A reconfigurable 4-GS/s power-efficient floating-point FFT processor design and implementation based on single-sided binary-tree decomposition 期刊论文
INTEGRATION-THE VLSI JOURNAL, 2019, 卷号: 66, 页码: 164-172
作者:  Wei, Xing;  Yang, Haigang;  Li, Wei;  Huang, Zhihong;  Yin, Tao;  Yu, Le
收藏  |  浏览/下载：90/0  |  提交时间：2019/08/16
Floating-point  Fast fourier transform (FFT)  Mixed-radix  Multi-path delay feedback (MDF)  Binary-tree decomposition  Twiddle factor  Fused FP arithmetic unit  
Logic Design of a 16-bit Bit-Slice Arithmetic Logic Unit for 32-/64-bit RSFQ Microprocessors 期刊论文
IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2018, 卷号: 28, 期号: 4, 页码: 5
作者:  Tang, Guang-Ming;  Qu, Pei-Yao;  Ye, Xiao-Chun;  Fan, Dong-Rui
收藏  |  浏览/下载：71/0  |  提交时间：2019/12/10
Arithmetic logic unit (ALU)  microprocessor  rapid single-flux-quantum (RSFQ)  superconducting integrated circuits  
The M-computations induced by accessibility relations in nonstandard models M of Hoare logic 期刊论文
FRONTIERS OF COMPUTER SCIENCE, 2016, 卷号: 10, 期号: 4, 页码: 717-725
作者:  Cao, Cungen;  Sui, Yuefei;  Zhang, Zaiyue
收藏  |  浏览/下载：43/0  |  提交时间：2019/12/13
Hoare logic  recursive function  computable function  nonstandard model of Peano arithmetic  
Completeness of Hoare logic with inputs over the standard model 期刊论文
THEORETICAL COMPUTER SCIENCE, 2016, 卷号: 612, 页码: 23-28
作者:  Xu, Zhaowei;  Sui, Yuefei;  Zhang, Wenhui
收藏  |  浏览/下载：44/0  |  提交时间：2019/12/13
Hoare logic  Peano arithmetic  The standard model  Computation  Arithmetical definability  Logical completeness  
Context-based entropy coding in AVS video coding standard 期刊论文
SIGNAL PROCESSING-IMAGE COMMUNICATION, 2009, 卷号: 24, 期号: 4, 页码: 263-276
作者:  Zhang, Li;  Wang, Qiang;  Zhang, Ning;  Zhao, Debin;  Wu, Xiaolin;  Gao, Wen
收藏  |  浏览/下载：50/0  |  提交时间：2019/12/16
AVS  DCT video coding  Entropy coding  Context modeling  Variable length coding  Arithmetic coding  
Parallel error detection for leading zero anticipation 期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2006, 卷号: 21, 期号: 6, 页码: 901-906
作者:  Zhang, Ge;  Hu, Wei-Wu;  Qi, Zi-Chu
收藏  |  浏览/下载：46/0  |  提交时间：2019/12/16
computer arithmetic  floating-point addition  leading zero anticipation  
无权访问的条目 期刊论文
作者:  Ge Zhang（张戈）;  Wei-Wu Hu（胡伟武）;  Zi-Chu Qi（齐子初）
Adobe PDF(317Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/04
A simplified architecture for modulo (2(n)+1) multiplication 期刊论文
IEEE TRANSACTIONS ON COMPUTERS, 1998, 卷号: 47, 期号: 3, 页码: 333-337
作者:  Ma, YT
收藏  |  浏览/下载：72/0  |  提交时间：2019/12/16
convolution  Fermat number transform  RNS arithmetic  modulo (2(n)+1) multiplication  Booth's algorithm  Wallace tree  carry save adder  CSA array  carry lookahead adder