中国科学院计算技术研究所机构知识库

浏览/检索结果: 共5条，第1-5条

帮助

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序发表日期升序发表日期降序
	Functional Test Generation for Hard-to-Reach States Using Path Constraint Solving 期刊论文 IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2016, 卷号: 35, 期号: 6, 页码: 999-1011 作者:  Zhou, Yanhong;  Wang, Tiancheng;  Li, Huawei;  Lv, Tao;  Li, Xiaowei 收藏  |  浏览/下载：72/0  |  提交时间：2019/12/13 Abstraction-guided simulation  functional test generation  hard-to-reach states  path constraint solving
	Abstraction-Guided Simulation Using Markov Analysis for Functional Verification 期刊论文 IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2016, 卷号: 35, 期号: 2, 页码: 285-297 作者:  Wang, Jian;  Li, Huawei;  Lv, Tao;  Wang, Tiancheng;  Li, Xiaowei;  Kundu, Sandip 收藏  |  浏览/下载：46/0  |  提交时间：2019/12/13 Abstraction-guided simulation  Markov analysis  semi-formal verification
	LOFT: A low-overhead fault-tolerant routing scheme for 3D NoCs 期刊论文 INTEGRATION-THE VLSI JOURNAL, 2016, 卷号: 52, 页码: 41-50 作者:  Zhou, Jun;  Li, Huawei;  Wang, Tiancheng;  Li, Xiaowei 收藏  |  浏览/下载：52/0  |  提交时间：2019/12/13 Networks-on-chip  3D Mesh  Permanent fault  Fault-tolerance  Routing scheme
	On-Chip Generating FPGA Test Configuration Bitstreams to Reduce Manufacturing Test Time 期刊论文 CHINESE JOURNAL OF ELECTRONICS, 2016, 卷号: 25, 期号: 1, 页码: 64-70 作者:  Wang Fei;  Wang Da;  Yang Haigang;  Xie Xianghui;  Fan Dongrui 收藏  |  浏览/下载：57/0  |  提交时间：2019/12/13 FPGA test  Test configuration bitstream  Design-for-testability
	Path Delay Test Generation Toward Activation of Worst Case Coupling Effects 期刊论文 IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 11, 页码: 1969-1982 作者:  Zhang, Minjin;  Li, Huawei;  Li, Xiaowei 收藏  |  浏览/下载：78/0  |  提交时间：2019/12/16 Crosstalk-induced delay  delay testing  path delay fault  signal integrity  test generation  timing analysis