×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术... [10]
作者
Li, Xiaowe... [8]
Han, Yinhe [6]
Li, Huawei [4]
Yan, Guiha... [4]
Chen, Yang [1]
Chen, Yunj... [1]
更多...
文献类型
期刊论文 [10]
发表日期
2015 [1]
2011 [8]
2010 [1]
语种
英语 [10]
出处
IEEE TRANS... [3]
ACM TRANSA... [2]
ACM TRANSA... [1]
IEEE TRANS... [1]
IEICE TRAN... [1]
INTEGRATIO... [1]
更多...
资助项目
National N... [8]
National N... [7]
National N... [6]
National N... [6]
National B... [5]
National N... [5]
更多...
收录类别
SCI [10]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共10条,第1-10条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
Practical Iterative Optimization for the Data Center
期刊论文
ACM TRANSACTIONS ON ARCHITECTURE AND CODE OPTIMIZATION, 2015, 卷号: 12, 期号: 2, 页码: 26
作者:
Fang, Shuangde
;
Xu, Wenwen
;
Chen, Yang
;
Eeckhout, Lieven
;
Temam, Olivier
;
Chen, Yunji
;
Wu, Chengyong
;
Feng, Xiaobing
收藏
  |  
浏览/下载:55/0
  |  
提交时间:2019/12/13
Design
Performance
Iterative optimization
compiler
MapReduce
server
data center
co-run
Path Delay Test Generation Toward Activation of Worst Case Coupling Effects
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 11, 页码: 1969-1982
作者:
Zhang, Minjin
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:78/0
  |  
提交时间:2019/12/16
Crosstalk-induced delay
delay testing
path delay fault
signal integrity
test generation
timing analysis
Selected Transition Time Adjustment for Tolerating Crosstalk Effects on Network-on-Chip Interconnects
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 10, 页码: 1787-1800
作者:
Zhang, Ying
;
Li, Huawei
;
Min, Yinghua
;
Li, Xiaowei
收藏
  |  
浏览/下载:75/0
  |  
提交时间:2019/12/16
Crosstalk
crosstalk tolerance
interconnects
network-on-chip (NOC)
ReviveNet: A Self-Adaptive Architecture for Improving Lifetime Reliability via Localized Timing Adaptation
期刊论文
IEEE TRANSACTIONS ON COMPUTERS, 2011, 卷号: 60, 期号: 9, 页码: 1219-1232
作者:
Yan, Guihai
;
Han, Yinhe
;
Li, Xiaowei
收藏
  |  
浏览/下载:69/0
  |  
提交时间:2019/12/16
Lifetime reliability
self-adaptive
aging sensor
timing adaptation
NBTI
SVFD: A Versatile Online Fault Detection Scheme via Checking of Stability Violation
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2011, 卷号: 19, 期号: 9, 页码: 1627-1640
作者:
Yan, Guihai
;
Han, Yinhe
;
Li, Xiaowei
收藏
  |  
浏览/下载:72/0
  |  
提交时间:2019/12/16
Aging
delay fault
online fault detection
soft error
stability violation
Efficient and Effective Misaligned Data Access Handling in a Dynamic Binary Translation System
期刊论文
ACM TRANSACTIONS ON ARCHITECTURE AND CODE OPTIMIZATION, 2011, 卷号: 8, 期号: 2, 页码: 29
作者:
Li, Jianjun
;
Wu, Chenggang
;
Hsu, Wei-Chung
收藏
  |  
浏览/下载:78/0
  |  
提交时间:2019/12/16
Management
Performance
Optimization
misaligned memory access
binary translation
Statistical lifetime reliability optimization considering joint effect of process variation and aging
期刊论文
INTEGRATION-THE VLSI JOURNAL, 2011, 卷号: 44, 期号: 3, 页码: 185-191
作者:
Jin, Song
;
Han, Yinhe
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:72/0
  |  
提交时间:2019/12/16
Lifetime reliability
Process variation
NBTI
Duty cycle
Gate sizing
A New Multiple-Round Dimension-Order Routing for Networks-on-Chip
期刊论文
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2011, 卷号: E94D, 期号: 4, 页码: 809-821
作者:
Fu, Binzhang
;
Han, Yinhe
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:75/0
  |  
提交时间:2019/12/16
network-on-chip (NoC)
fault-tolerant routing
multiple round dimension-order routing
turn model
MicroFix: Using Timing Interpolation and Delay Sensors for Power Reduction
期刊论文
ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, 2011, 卷号: 16, 期号: 2, 页码: 21
作者:
Yan, Guihai
;
Han, Yinhe
;
Liu, Hui
;
Liang, Xiaoyao
;
Li, Xiaowei
收藏
  |  
浏览/下载:70/0
  |  
提交时间:2019/12/16
Design
Performance
Reliability
Power reduction
fine-grained adaptability
DVFS
timing interpolation
delay sensor
Performance-asymmetry-aware scheduling for Chip Multiprocessors with static core coupling
期刊论文
JOURNAL OF SYSTEMS ARCHITECTURE, 2010, 卷号: 56, 期号: 10, 页码: 534-542
作者:
Dong, Jianbo
;
Zhang, Lei
;
Han, Yinhe
;
Yan, Guihai
;
Li, Xiaowei
收藏
  |  
浏览/下载:50/0
  |  
提交时间:2019/12/16
Process variation
Thread-level redundancy
Chip Multiprocessor
Scheduling