中国科学院计算技术研究所机构知识库

浏览/检索结果: 共5条，第1-5条

帮助

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序发表日期升序发表日期降序
	Fault Modeling and Efficient Testing of Memristor-Based Memory 期刊论文 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 2021, 卷号: 68, 期号: 11, 页码: 4444-4455 作者:  Liu, Peng;  You, Zhiqiang;  Wu, Jigang;  Liu, Bosheng;  Han, Yinhe;  Chakrabarty, Krishnendu 收藏  |  浏览/下载：33/0  |  提交时间：2022/06/21 Electrical defects  fault model  defect-oriented testing  March algorithm  non-volatile memory
	Integrating Two Logics Into One Crossbar Array for Logic Gate Design 期刊论文 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2021, 卷号: 68, 期号: 8, 页码: 2987-2991 作者:  Yao, Lian;  Liu, Peng;  Wu, Jigang;  Han, Yinhe;  Zhong, Yuehang;  You, Zhiqiang 收藏  |  浏览/下载：47/0  |  提交时间：2021/12/01 Logic gates  Memristors  Logic arrays  Resistance  Logic functions  Adders  Switches  Logic gates  memristive crossbar  material implication  not material implication  1-bit full adder
	Defect Analysis and Parallel Testing or 3D Hybrid CMOS-Memristor Memory 期刊论文 IEEE TRANSACTIONS ON EMERGING TOPICS IN COMPUTING, 2021, 卷号: 9, 期号: 2, 页码: 745-758 作者:  Liu, Peng;  You, Zhiqiang;  Wu, Jigang;  Elimu, Michael;  Wang, Weizheng;  Cai, Shuo;  Han, Yinhe 收藏  |  浏览/下载：41/0  |  提交时间：2021/12/01 Non-volatile memory  RRAM  CMOL  memristor  testing
	A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: 12, 期号: 8, 页码: 6 作者:  Liu, Bosheng l;  Wang, Ying;  You, Zhiqiang;  Han, Yinhe;  Li, Xiaowei 收藏  |  浏览/下载：45/0  |  提交时间：2019/12/13 full adder  memristor ratioed logic (MRL) gate
	布鲁姆过滤器代数运算探讨 期刊论文 电子学报, 2008, 卷号: 36.0, 期号: 005, 页码: 869 作者:  谢鲲;  张大方;  文吉刚;  谢高岗;  尤志强 收藏  |  浏览/下载：11/0  |  提交时间：2023/12/04 计算机网络  分布式计算  分布式消息系统  集合元素查询  代数运算