中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共10条，第1-10条 帮助

限定条件        
已选(0)清除 条数/页：   排序方式：
考虑串扰的集成电路静态定时分析方法 期刊论文
计算机工程与设计, 2013, 卷号: 34.0, 期号: 011, 页码: 3845
作者:  王伟芳;  李华伟
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
集成电路  耦合电容  串扰  静态定时分析  时延  EDA工具  
基于SAT的快速电路时延计算 期刊论文
计算机辅助设计与图形学学报, 2011, 卷号: 23.0, 期号: 003, 页码: 480
作者:  何子键;  吕涛;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
可满足性  电路时延  电路展开  
组合电路中考虑串扰的布尔过程波形模拟 期刊论文
微计算机信息, 2010, 卷号: 000, 期号: 032, 页码: 173
作者:  黄海;  李华伟
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
集成电路  波形模拟  布尔过程  串扰  
考虑工作负载影响的电路老化预测方法 期刊论文
计算机辅助设计与图形学学报, 2010, 卷号: 000, 期号: 012, 页码: 2242
作者:  靳松;  韩银和;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
负偏置温度不稳定性  电路老化  占空比  非线性优化  
一种遵循IEEE 1149．1标准的可测试性设计结构 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:  尹志刚;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
IEEE1149.1标准  国际标准  可测试性设计结构  时序电路  
考虑串扰影响的时延测试 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 011, 页码: 73
作者:  张月;  李华伟;  宫云战;  李晓雄
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
集成电路  设计  集成度  串扰  时延测试  波形敏化  
基于RTL行为模型的测试产生及时延测试方法 期刊论文
中国科学院研究生院学报, 2002, 卷号: 19.0, 期号: 002, 页码: 198
作者:  李华伟
收藏  |  浏览/下载：6/0  |  提交时间：2023/12/04
RTL行为模型  测试产生  时延测试  寄存器传输级  有限状态机  自动测试向量产生  故障诊断  集成电路测试  
有限状态机的行为阶段聚类及其对测试的应用 期刊论文
中国科学：E辑, 2002, 卷号: 32.0, 期号: 006, 页码: 846
作者:  李华伟;  闵应骅;  李忠诚
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
行为阶段聚类  有限状态机  行为描述  测试产生系统  数学模型  状态转换函数  时序电路  
一款通用CPU的存储器内建自测试设计 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1204
作者:  何蓉晖;  李华伟;  李晓维;  宫云战
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
CPU  存储器内建自测试  故障模型  march算法  可测性设计  超大规模集成电路  IP核  
一种面向测试的RTL行为抽象与蕴含方法 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1199
作者:  尹志刚;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
抽象  蕴含  寄存器传输级  行为描述  测试向量  集成电路  芯片测试