×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [3]
作者
Li, Huawei [3]
Liu, Cheng [3]
Wang, Ying [3]
Xu, Dawen [3]
Cheng, Kwa... [2]
Li, Xiaowe... [2]
更多...
文献类型
期刊论文 [3]
发表日期
2022 [2]
2021 [1]
语种
英语 [3]
出处
IEEE TRANS... [2]
IEEE TRANS... [1]
资助项目
National N... [3]
National N... [3]
National K... [2]
National N... [2]
National N... [1]
National N... [1]
更多...
收录类别
SCI [3]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共3条,第1-3条
帮助
限定条件
收录类别:SCI
作者:Liu, Cheng分Liu, Cheng
作者:Li, Huawei
第一作者
作者:Wang, Ying
语种:英语
资助项目:National Natural Science Foundation of China[61834006]
资助项目:National Natural Science Foundation of China[61902375]
专题:中国科学院计算技术研究所期刊论文
第一作者的第一单位
第一作者单位
通讯作者单位
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
作者升序
作者降序
发表日期升序
发表日期降序
HyCA: A Hybrid Computing Architecture for Fault-Tolerant Deep Learning
期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2022, 卷号: 41, 期号: 10, 页码: 3400-3413
作者:
Liu, Cheng
;
Chu, Cheng
;
Xu, Dawen
;
Wang, Ying
;
Wang, Qianlong
;
Li, Huawei
;
Li, Xiaowei
;
Cheng, Kwang-Ting
收藏
  |  
浏览/下载:27/0
  |  
提交时间:2022/12/07
Circuit faults
Computational modeling
Deep learning
Hardware
Redundancy
Neural networks
Computer architecture
Deep learning accelerator (DLA)
fault detection
fault tolerance
hybrid computing architecture (HyCA)
Taming Process Variations in CNFET for Efficient Last-Level Cache Design
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2022, 卷号: 30, 期号: 4, 页码: 418-431
作者:
Xu, Dawen
;
Feng, Zhuangyu
;
Liu, Cheng
;
Li, Li
;
Wang, Ying
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:27/0
  |  
提交时间:2022/12/07
CNTFETs
Delays
Transistors
Layout
Very large scale integration
Radio frequency
Energy consumption
nanotube field-effect transistor (CNFET)
last-level cache (LLC)
process variation (PV)
variation-aware cache
Reliability Evaluation and Analysis of FPGA-Based Neural Network Acceleration System
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2021, 卷号: 29, 期号: 3, 页码: 472-484
作者:
Xu, Dawen
;
Zhu, Ziyang
;
Liu, Cheng
;
Wang, Ying
;
Zhao, Shuang
;
Zhang, Lei
;
Liang, Huaguo
;
Li, Huawei
;
Cheng, Kwang-Ting
收藏
  |  
浏览/下载:39/0
  |  
提交时间:2021/12/01
Neural networks
Circuit faults
Hardware
Acceleration
Reliability
Analytical models
Computational modeling
Integrated circuit reliability
reliability