中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共7条，第1-7条 帮助

限定条件            
已选(0)清除 条数/页：   排序方式：
“存储＋逻辑”3D集成电路的硅通孔可测试性设计 期刊论文
计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 1.0, 页码: 146
作者:  叶靖;  郭瑞峰;  胡瑜;  郑武东;  黄宇;  赖李洋;  李晓维
收藏  |  浏览/下载：6/0  |  提交时间：2023/12/04
3D集成电路  硅通孔  可测试性设计  JEDEC协议JESD229  IEEE  1149  1协议  
基于混合遗传算法的RTL激励生成 期刊论文
小型微型计算机系统, 2006, 卷号: 27.0, 期号: 1.0, 页码: 80
作者:  鲁巍;  杨修涛;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
混合遗传算法  激励生成  模拟  
覆盖状态内部分枝的测试向量生成 期刊论文
小型微型计算机系统, 2006, 卷号: 27.0, 期号: 004, 页码: 745
作者:  杨修涛;  鲁巍;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
状态覆盖  分枝覆盖  测试向量生成  
集成电路高层故障模型评估方法 期刊论文
计算机工程, 2006, 卷号: 32.0, 期号: 004, 页码: 228
作者:  杨修涛;  鲁巍;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
模型评估  强对应集  弱对应集  
基于JTAG标准的边界扫描在通用CPU中的设计 期刊论文
计算机工程, 2004, 卷号: 30.0, 期号: 019, 页码: 30
作者:  鲁巍;  杨修涛;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
边界扫描  可测性设计  IEEEI  149．1  标准（JTAG）  
CMOS VLSI电路无时延平均功耗和有时延平均功耗之间的单调递增关系及其应用 期刊论文
中国科学：E辑, 2003, 卷号: 33.0, 期号: 002, 页码: 174
作者:  骆祖莹;  闵应骅;  杨士元;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
CMOS  VLSI电路  无时延平均功耗  单调递增关系  功耗估计  测试功耗  有时延平均功耗  集成电路  
集成电路中冒险的检测和消除 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 014, 页码: 211
作者:  刘国华;  余潇洋;  闵应骅;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
集成电路  冒险  检测  消除  带符号路径长度  CMOS集成电路  低功耗设计