CSpace

浏览/检索结果: 共6条,第1-6条 帮助

限定条件    
已选(0)清除 条数/页:   排序方式:
RISC指令集众核处理器功能验证与实现 期刊论文
计算机工程与应用, 2014, 卷号: 000, 期号: 021, 页码: 54
作者:  朱博元;  刘高辉;  李政运;  安述倩
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
众核处理器  功能验证  覆盖率  时序验证  功耗评估  
SPARC平台模拟器源码级调试系统的研究与实现 期刊论文
计算机工程与应用, 2013, 卷号: 49.0, 期号: 004, 页码: 65
作者:  范涛;  刘高辉;  叶笑春;  李文明;  宋爽;  范东睿
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
源码级调试  SPARC  v8  模拟器  嵌入式系统  
无线传感器网络中基于预测的时域数据融合技术 期刊论文
计算机工程与应用, 2007, 卷号: 43.0, 期号: 021, 页码: 121
作者:  回春立;  崔莉
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
无线传感器网络  预测  数据融合  能量  
三维扫描网格的合并和优化 期刊论文
计算机工程与应用, 2004, 卷号: 40.0, 期号: 029, 页码: 28
作者:  刘晖;  向世明;  陈睿;  李华
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
三维数字化  三维扫描  网格合并  网格缝合  网格优化弹簧  弹性势能  
跨时间序列关联规则分析的高效处理算法 期刊论文
计算机工程与应用, 2003, 卷号: 39.0, 期号: 025, 页码: 196
作者:  董泽坤;  史忠植;  李辉
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
关联规则  跨时间序列  ES—Apriori  
可测试性设计技术在一款通用CPU芯片中的应用 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 016, 页码: 191
作者:  李华伟;  李晓维;  尹志刚;  吕涛;  何蓉晖
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
可测试性设计  CPU芯片  扫描设计  TEEE1149.1标准