中国科学院计算技术研究所机构知识库

浏览/检索结果: 共6条，第1-6条

帮助

限定条件

文献类型：期刊论文

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择期刊影响因子升序期刊影响因子降序发表日期升序发表日期降序提交时间升序提交时间降序作者升序作者降序WOS被引频次升序WOS被引频次降序题名升序题名降序
	无权访问的条目 期刊论文 作者:  胡瑜;  李晓维 Adobe PDF(1312Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/03/30
	无权访问的条目 期刊论文 作者:  凡启飞;  张戈;  徐翠萍 Adobe PDF(628Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/09
	无权访问的条目 期刊论文 作者:  岳华伟;  徐勇军;  张志敏;  易波 Adobe PDF(553Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/23
	自动提取RTL级集成电路时序信息 期刊论文 微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1 作者:  高燕;  沈理 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 RTL级集成电路  时序信息  自动提取  硬件描述语言  可测试性设计
	RTL集成电路的时序深度 期刊论文 同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1209 作者:  高燕;  沈理 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 RTL集成电路  高层次测试  硬件描述语言  时序深度  寄存器传输液  芯片设计
	VerilogRTL模型 期刊论文 同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1194 作者:  沈理 收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04 VerilogRTL模型  Verilog硬件描述语言  寄存器传输级模型  逻辑模拟  高层次测试  集成电路芯片  芯片测试