×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [5]
作者
Li, Xiaowe... [5]
Wang, Ying [5]
Han, Yinhe [3]
Li, Huawei [3]
Cheng, Yua... [1]
Dong, Jian... [1]
更多...
文献类型
期刊论文 [5]
发表日期
2022 [1]
2017 [1]
2016 [2]
2015 [1]
语种
英语 [5]
出处
IEEE TRANS... [5]
资助项目
National B... [2]
National N... [2]
National B... [1]
National K... [1]
National N... [1]
National N... [1]
更多...
收录类别
SCI [5]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共5条,第1-5条
帮助
限定条件
收录类别:SCI
出处:IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS
作者:Wang, Ying
第一作者
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
题名升序
题名降序
Taming Process Variations in CNFET for Efficient Last-Level Cache Design
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2022, 卷号: 30, 期号: 4, 页码: 418-431
作者:
Xu, Dawen
;
Feng, Zhuangyu
;
Liu, Cheng
;
Li, Li
;
Wang, Ying
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:26/0
  |  
提交时间:2022/12/07
CNTFETs
Delays
Transistors
Layout
Very large scale integration
Radio frequency
Energy consumption
nanotube field-effect transistor (CNFET)
last-level cache (LLC)
process variation (PV)
variation-aware cache
STT-RAM Buffer Design for Precision-Tunable General-Purpose Neural Network Accelerator
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2017, 卷号: 25, 期号: 4, 页码: 1285-1296
作者:
Song, Lili
;
Wang, Ying
;
Han, Yinhe
;
Li, Huawei
;
Cheng, Yuanqing
;
Li, Xiaowei
收藏
  |  
浏览/下载:70/0
  |  
提交时间:2019/12/12
Approximate computing
machine learning
neural network
spin toque transfer RAM (STT-RAM)
VANUCA: Enabling Near-Threshold Voltage Operation in Large-Capacity Cache
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2016, 卷号: 24, 期号: 3, 页码: 858-870
作者:
Wang, Ying
;
Han, Yinhe
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:35/0
  |  
提交时间:2019/12/13
Cache design
fault tolerant
multi-V-dd
near-threshold voltage (NTV)
nonuniform cache access (NUCA)
Enhanced Wear-Rate Leveling for PRAM Lifetime Improvement Considering Process Variation
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2016, 卷号: 24, 期号: 1, 页码: 92-102
作者:
Han, Yinhe
;
Dong, Jianbo
;
Weng, Kaiheng
;
Wang, Ying
;
Li, Xiaowei
收藏
  |  
浏览/下载:42/0
  |  
提交时间:2019/12/13
Endurance
phase-change random access memory (PRAM)
wear leveling (WL)
Data Remapping for Static NUCA in Degradable Chip Multiprocessors
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2015, 卷号: 23, 期号: 5, 页码: 879-892
作者:
Wang, Ying
;
Zhang, Lei
;
Han, Yin-He
;
Li, Hua-Wei
;
Li, Xiaowei
收藏
  |  
浏览/下载:37/0
  |  
提交时间:2019/12/13
Chip multiprocessor (CMP)
fault tolerant
network-on-chip (NoC)
nonuniform cache architecture (NUCA)