Institute of Computing Technology, Chinese Academy IR
| 一种缓存数据流信息的处理器前端设计 | |
| 刘炳涛; 王达; 叶笑春; 张浩; 范东睿; 张志敏 | |
| 2016 | |
| 发表期刊 | 计算机研究与发展
 |
| ISSN | 1000-1239 |
| 卷号 | 53.0期号:006页码:1221 |
| 摘要 | 为了能够同时发掘程序的线程级并行性和指令级并行性,动态多核技术通过将数个小核重构为一个较强的虚拟核来适应程序多样的需求.通常这种虚拟核性能弱于占有等量芯片资源的原生核,一个重要的原因就是取指、译码和重命名等流水线的前端各阶段具有串行处理的特征较难经重构后协同工作.为解决此问题,提出了新的前端结构——数据流缓存,并给出与之配合的向量重命名机制.数据流缓存利用程序的数据流局部性,存储并重用指令基本块内的数据依赖等信息.处理器核利用数据流缓存能更好地发掘程序的指令级并行性并降低分支预测错误的惩罚,而动态多核技术中的虚拟核通过使用数据流缓存旁路传统的流水线前端各阶段,其前端难协同工作的问题得以解决.对SPEC CPU2006中程序的实验证明了数据流缓存能够以有限代价覆盖大部分程序超过90%的动态指令,然后分析了添加数据流缓存对流水线性能的影响.实验证明,在前端宽度为4条指令、指令窗口容量为512的配置下,采用数据流缓存的虚拟核性能平均提升9.4%,某些程序性能提升高达28%. |
| 关键词 | 处理器微结构 指令缓存 数据流 指令重命名 数据流局部性 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/32057 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 刘炳涛,王达,叶笑春,等. 一种缓存数据流信息的处理器前端设计[J]. 计算机研究与发展,2016,53.0(006):1221. |
| APA | 刘炳涛,王达,叶笑春,张浩,范东睿,&张志敏.(2016).一种缓存数据流信息的处理器前端设计.计算机研究与发展,53.0(006),1221. |
| MLA | 刘炳涛,et al."一种缓存数据流信息的处理器前端设计".计算机研究与发展 53.0.006(2016):1221. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [刘炳涛]的文章 |
| [王达]的文章 |
| [叶笑春]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [刘炳涛]的文章 |
| [王达]的文章 |
| [叶笑春]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [刘炳涛]的文章 |
| [王达]的文章 |
| [叶笑春]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论