×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [3]
作者
Li, Xiaowe... [5]
Lu, Hang [5]
Han, Yinhe [2]
Yan, Guiha... [2]
Chang, Yis... [1]
Fu, Binzha... [1]
更多...
文献类型
期刊论文 [5]
发表日期
2024 [1]
2023 [1]
2020 [1]
2019 [1]
2015 [1]
语种
英语 [5]
出处
IEEE TRANS... [4]
IEEE TRANS... [1]
资助项目
National N... [2]
National N... [2]
National N... [2]
Beijing Mu... [1]
National B... [1]
National K... [1]
更多...
收录类别
SCI [5]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共5条,第1-5条
帮助
限定条件
作者:Lu, Hang分Lu, Hang
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
作者升序
作者降序
发表日期升序
发表日期降序
Mortar-FP8: Morphing the Existing FP32 Infrastructure for High-Performance Deep Learning Acceleration
期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2024, 卷号: 43, 期号: 3, 页码: 878-891
作者:
Li, Hongyan
;
Lu, Hang
;
Li, Xiaowei
收藏
  |  
浏览/下载:4/0
  |  
提交时间:2024/05/20
Deep learning accelerator
deep neural network (DNN)
fp8 format
Poseidon-NDP: Practical Fully Homomorphic Encryption Accelerator Based on Near Data Processing Architecture
期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2023, 卷号: 42, 期号: 12, 页码: 4749-4762
作者:
Yang, Yinghao
;
Lu, Hang
;
Li, Xiaowei
收藏
  |  
浏览/下载:8/0
  |  
提交时间:2024/05/20
FPGA accelerator
fully homomorphic encryption (FHE)
near data processing (NDP)
privacy computing
Architecting Effectual Computation for Machine Learning Accelerators
期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2020, 卷号: 39, 期号: 10, 页码: 2654-2667
作者:
Lu, Hang
;
Zhang, Mingzhe
;
Han, Yinhe
;
Wang, Qi
;
Li, Huawei
;
Li, Xiaowei
收藏
  |  
浏览/下载:91/0
  |  
提交时间:2020/12/10
Computational modeling
Throughput
Adders
Machine learning
Acceleration
Kernel
Computational efficiency
Accelerator architectures
neural network hardware
multiplying circuits
ShuttleNoC: Power-Adaptable Communication Infrastructure for Many-Core Processors
期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2019, 卷号: 38, 期号: 8, 页码: 1438-1451
作者:
Lu, Hang
;
Chang, Yisong
;
Yan, Guihai
;
Lin, Ning
;
Wei, Xin
;
Li, Xiaowei
收藏
  |  
浏览/下载:78/0
  |  
提交时间:2019/12/10
Many-core processors
networks-on-chip (NoCs)
power management
shuttle networks-on-chip (ShuttleNoC)
RISO: Enforce Noninterfered Performance With Relaxed Network-on-Chip Isolation in Many-Core Cloud Processors
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2015, 卷号: 23, 期号: 12, 页码: 3053-3064
作者:
Lu, Hang
;
Fu, Binzhang
;
Wang, Ying
;
Han, Yinhe
;
Yan, Guihai
;
Li, Xiaowei
收藏
  |  
浏览/下载:41/0
  |  
提交时间:2019/12/13
Cloud processor
networks-on-chip (NoCs)
performance isolation
relaxed isolation (RISO)
workload consolidation