中国科学院计算技术研究所机构知识库(CSpace): 检索

浏览/检索结果: 共4条，第1-4条

帮助

已选(0)清除条数/页：排序方式：
	AutoSilicon: Scaling Up RTL Design Generation Capability of Large Language Models 期刊论文 ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, 2025, 卷号: 30, 期号: 6, 页码: 21 作者: Li, Cangyuan; Chen, Chujie; Pan, Yudong; Xu, Wenjun; Liu, Yiqi; Chang, Kaiyan; Wang, Yujie; Wang, Mengdi; Li, Huawei; Han, Yinhe; Wang, Ying 收藏 \| 浏览/下载：2/0 \| 提交时间：2026/05/25 Verilog code generation LLM agent verilog
	Verilog到C翻译器的设计与实现期刊论文计算机工程, 2006, 卷号: 32.0, 期号: 009, 页码: 267 作者: 戴笛; 张福新收藏 \| 浏览/下载：36/0 \| 提交时间：2023/12/04 软件仿真 Verilog C 编译龙芯
	VFSim: Concurrent fault simulation at register transfer level 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2005, 卷号: 20, 期号: 2, 页码: 175-186 作者: Shen, L 收藏 \| 浏览/下载：75/0 \| 提交时间：2019/12/16 high-level testing Verilog RTL circuit modeling fault model concurrent fault simulation
	VerilogRTL模型期刊论文同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1194 作者: 沈理收藏 \| 浏览/下载：49/0 \| 提交时间：2023/12/04 VerilogRTL模型 Verilog硬件描述语言寄存器传输级模型逻辑模拟高层次测试集成电路芯片芯片测试

中国科学院计算技术研究所机构知识库