×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [5]
作者
Chen, Shua... [2]
Bai, Rui [1]
Cao, Yuan [1]
Chang, Chi... [1]
Chiang, Pa... [1]
Chiang, Pa... [1]
更多...
文献类型
期刊论文 [5]
发表日期
2024 [1]
2023 [1]
2016 [1]
2011 [2]
语种
英语 [5]
出处
IEEE TRANS... [2]
IEEE TRANS... [1]
IEEE TRANS... [1]
INTERNATIO... [1]
资助项目
Fundamenta... [1]
Internship... [1]
Key Resear... [1]
Ministry o... [1]
National N... [1]
National N... [1]
更多...
收录类别
SCI [5]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共5条,第1-5条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
DPU-Direct: Unleashing Remote Accelerators via Enhanced RDMA for Disaggregated Datacenters
期刊论文
IEEE TRANSACTIONS ON COMPUTERS, 2024, 卷号: 73, 期号: 8, 页码: 2081-2095
作者:
Liao, Yunkun
;
Wu, Jingya
;
Lu, Wenyan
;
Li, Xiaowei
;
Yan, Guihai
收藏
  |  
浏览/下载:1/0
  |  
提交时间:2024/12/06
Central Processing Unit
Engines
Jitter
Computers
Pipelines
Programming
Encryption
Disaggregated datacenter
SmartNIC
RDMA
hardware accelerator
A New Reconfigurable True Random Number Generator and Physical Unclonable Function Unified Chip With On-Chip Auto-Calibration
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 2023, 页码: 14
作者:
Cao, Yuan
;
Liu, Wanyi
;
Zheng, Yue
;
Chen, Shuai
;
Ye, Jing
;
Qian, Lei
;
Chang, Chip-Hong
收藏
  |  
浏览/下载:17/0
  |  
提交时间:2023/12/04
Entropy
Authentication
System-on-chip
Protocols
Jitter
Computer architecture
Rail to rail outputs
True random number generator
physical unclonable function
current-starved ring oscillator
A Robust Energy/Area-Efficient Forwarded-Clock Receiver With All-Digital Clock and Data Recovery in 28-nm CMOS for High-Density Interconnects
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2016, 卷号: 24, 期号: 2, 页码: 578-586
作者:
Chen, Shuai
;
Li, Hao
;
Chiang, Patrick Yin
收藏
  |  
浏览/下载:46/0
  |  
提交时间:2019/12/13
All-digital clock and data recovery (ADCDR)
delay-locked loop (DLL)
forwarded-clock (FC) receiver
high-density interconnect
jitter tolerance
multicore processor
process variation
voltage and temperature drift
Sinusoidal Clock Sampling for Multigigahertz ADCs
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 2011, 卷号: 58, 期号: 12, 页码: 2808-2815
作者:
Bai, Rui
;
Wang, Jingguang
;
Xia, Lingli
;
Zhang, Feng
;
Yang, Zongren
;
Hu, Weiwu
;
Chiang, Patrick
收藏
  |  
浏览/下载:74/0
  |  
提交时间:2019/12/16
Flash ADC
jitter
SFDR
sinusoidal clock
Low-jitter slot assignment algorithm for deadline-aware packet transmission in wireless video surveillance sensor networks
期刊论文
INTERNATIONAL JOURNAL OF COMMUNICATION SYSTEMS, 2011, 卷号: 24, 期号: 6, 页码: 810-827
作者:
Tao, Li Qiang
;
Yu, Feng Qi
收藏
  |  
浏览/下载:76/0
  |  
提交时间:2019/12/16
delay
energy efficiency
jitter
TDMA
sensor network