×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [1]
作者
Dong, Jian... [1]
Han, Yinhe [1]
Li, Xiaowe... [1]
Yan, Guiha... [1]
Zhang, Lei [1]
文献类型
期刊论文 [1]
发表日期
2010 [1]
语种
英语 [1]
出处
JOURNAL OF... [1]
资助项目
Hi-Tech Re... [1]
National B... [1]
National N... [1]
National N... [1]
National N... [1]
National N... [1]
更多...
收录类别
SCI [1]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共1条,第1-1条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
Performance-asymmetry-aware scheduling for Chip Multiprocessors with static core coupling
期刊论文
JOURNAL OF SYSTEMS ARCHITECTURE, 2010, 卷号: 56, 期号: 10, 页码: 534-542
作者:
Dong, Jianbo
;
Zhang, Lei
;
Han, Yinhe
;
Yan, Guihai
;
Li, Xiaowei
收藏
  |  
浏览/下载:50/0
  |  
提交时间:2019/12/16
Process variation
Thread-level redundancy
Chip Multiprocessor
Scheduling