中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共7条，第1-7条 帮助

已选(0)清除 条数/页：   排序方式：
无权访问的条目 期刊论文
作者:  赵阳;  吕涛;  李华伟;  李晓维
Adobe PDF(640Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/10/18
VFSim: Concurrent fault simulation at register transfer level 期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2005, 卷号: 20, 期号: 2, 页码: 175-186
作者:  Shen, L
收藏  |  浏览/下载：59/0  |  提交时间：2019/12/16
high-level testing  Verilog  RTL  circuit modeling  fault model  concurrent fault simulation  
A novel RTL behavioral description based ATPG method 期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2003, 卷号: 18, 期号: 3, 页码: 308-317
作者:  Yin, ZG;  Min, YH;  Li, XW;  Li, HW
收藏  |  浏览/下载：97/0  |  提交时间：2019/12/16
RTL (Register Transfer Level)  ATPG (Automatic Test Pattern Generation)  behavioral description  HDL (Hardware Description Language)  
自动提取RTL级集成电路时序信息 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 006, 页码: 1
作者:  高燕;  沈理
收藏  |  浏览/下载：37/0  |  提交时间：2023/12/04
RTL级集成电路  时序信息  自动提取  硬件描述语言  可测试性设计  
Why RTL ATPG? 期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2002, 卷号: 17, 期号: 2, 页码: 113-117
作者:  Min, YG
收藏  |  浏览/下载：99/0  |  提交时间：2019/12/16
automatic test generation (ATPG)  register transfer level (RTL)  
RTL集成电路的时序深度 期刊论文
同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1209
作者:  高燕;  沈理
收藏  |  浏览/下载：33/0  |  提交时间：2023/12/04
RTL集成电路  高层次测试  硬件描述语言  时序深度  寄存器传输液  芯片设计  
基于RTL行为模型的测试产生及时延测试方法 期刊论文
中国科学院研究生院学报, 2002, 卷号: 19.0, 期号: 002, 页码: 198
作者:  李华伟
收藏  |  浏览/下载：34/0  |  提交时间：2023/12/04
RTL行为模型  测试产生  时延测试  寄存器传输级  有限状态机  自动测试向量产生  故障诊断  集成电路测试