×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [2]
作者
沈理 [2]
高燕 [1]
文献类型
期刊论文 [2]
发表日期
2002 [2]
语种
英语 [2]
出处
同济大学学报:自然科... [2]
资助项目
收录类别
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共2条,第1-2条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
提交时间升序
提交时间降序
期刊影响因子升序
期刊影响因子降序
题名升序
题名降序
发表日期升序
发表日期降序
RTL集成电路的时序深度
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1209
作者:
高燕
;
沈理
收藏
  |  
浏览/下载:10/0
  |  
提交时间:2023/12/04
RTL集成电路
高层次测试
硬件描述语言
时序深度
寄存器传输液
芯片设计
VerilogRTL模型
期刊论文
同济大学学报:自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1194
作者:
沈理
收藏
  |  
浏览/下载:10/0
  |  
提交时间:2023/12/04
VerilogRTL模型
Verilog硬件描述语言
寄存器传输级模型
逻辑模拟
高层次测试
集成电路芯片
芯片测试