中国科学院计算技术研究所机构知识库

浏览/检索结果: 共7条，第1-7条

帮助

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序发表日期升序发表日期降序
	无权访问的条目 期刊论文 作者:  裴颂伟;  李华伟 Adobe PDF(496Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/03/30
	利用新型的电源屏蔽实现方法降低测试功耗 期刊论文 计算机辅助设计与图形学学报, 2010, 卷号: 000, 期号: 009, 页码: 1421 作者:  徐君 收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04 测试功耗  电源屏蔽  可测性设计  VLSI
	无权访问的条目 期刊论文 作者:  王飞;  胡瑜;  李华伟;  李晓维 Adobe PDF(589Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/01/13
	应用于逻辑核的BIST关键技术研究 期刊论文 计算机工程, 2005, 卷号: 31.0, 期号: 023, 页码: 55 作者:  李吉;  徐勇军;  韩银和;  李晓维 收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04 可测性设计  逻辑内建自测试  测试点插入
	基于JTAG标准的边界扫描在通用CPU中的设计 期刊论文 计算机工程, 2004, 卷号: 30.0, 期号: 019, 页码: 30 作者:  鲁巍;  杨修涛;  李晓维 收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04 边界扫描  可测性设计  IEEEI  149．1  标准（JTAG）
	SoC设计中嵌入存储器对ATPG的影响 期刊论文 计算机研究与发展, 2002, 卷号: 39.0, 期号: 006, 页码: 763 作者:  陈志冲;  周锦锋;  倪光南 收藏  |  浏览/下载：13/0  |  提交时间：2023/12/04 SoC设计  嵌入存储器  ATPG  系统级芯片  可测性设计
	一款通用CPU的存储器内建自测试设计 期刊论文 同济大学学报：自然科学版, 2002, 卷号: 30.0, 期号: 010, 页码: 1204 作者:  何蓉晖;  李华伟;  李晓维;  宫云战 收藏  |  浏览/下载：10/0  |  提交时间：2023/12/04 CPU  存储器内建自测试  故障模型  march算法  可测性设计  超大规模集成电路  IP核