中国科学院计算技术研究所机构知识库

浏览/检索结果: 共7条，第1-7条

帮助

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序发表日期升序发表日期降序
	无权访问的条目 学位论文 作者:  刘天义 Adobe PDF(4339Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2017/07/05
	无权访问的条目 学位论文 作者:  高珂 Adobe PDF(3028Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2015/06/30
	多微通道内存系统设计方法 期刊论文 高技术通讯, 2013, 卷号: 23.0, 期号: 007, 页码: 685 作者:  张广飞;  王焕东;  陈新科;  黄帅;  陈李维 收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04 DRAM系统  内存控制器  片上多核  多通道  访存特性
	无权访问的条目 期刊论文 作者:  曾洪博;  胡明昌;  李 文;  蔡 飞;  唐志敏 Adobe PDF(512Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/10/13
	一种高性能北桥芯片的设计及性能分析 期刊论文 计算机研究与发展, 2007, 卷号: 44.0, 期号: 009, 页码: 1501 作者:  曾洪博;  胡明昌;  李文;  蔡飞;  唐志敏 收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04 北桥  芯片组  龙芯2处理器  内存控制器  PCI
	中科SoC共享主存子系统性能的优化 期刊论文 计算机工程, 2006, 卷号: 32, 期号: 18, 页码: 243 作者:  程晓东;  潘杰;  张志敏 收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04 访存延时  Open-Page内存控制器  排队模型
	基于内存总线的高性能I/O接口设计 期刊论文 哈尔滨工业大学学报, 2006, 卷号: 38, 期号: 11, 页码: 1935 作者:  杨晓君;  孙凝晖;  郭黎利 收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04 内存总线  内存控制器  纠错码