中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共13条，第1-10条 帮助

限定条件            
已选(0)清除 条数/页：   排序方式：
面向卷积神经网络加速器吞吐量优化的FPGA自动化设计方法 期刊论文
计算机辅助设计与图形学学报, 2018, 卷号: 30.0, 期号: 011, 页码: 2164
作者:  陆维娜;  胡瑜;  叶靖;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
FPGA  卷积神经网络  加速器吞吐量  自动化并行设计  
“存储＋逻辑”3D集成电路的硅通孔可测试性设计 期刊论文
计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 1.0, 页码: 146
作者:  叶靖;  郭瑞峰;  胡瑜;  郑武东;  黄宇;  赖李洋;  李晓维
收藏  |  浏览/下载：6/0  |  提交时间：2023/12/04
3D集成电路  硅通孔  可测试性设计  JEDEC协议JESD229  IEEE  1149  1协议  
面向内存的混合容错编码动态调节设计 期刊论文
计算机辅助设计与图形学学报, 2014, 卷号: 26.0, 期号: 009, 页码: 1479
作者:  李冰;  单书畅;  胡瑜;  高翔;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
内存系统  可靠性  容错设计  纠错检错编码  
一种微处理器芯片的验证测试分析及应用 期刊论文
计算机工程, 2006, 卷号: 32.0, 期号: 009, 页码: 219
作者:  檀彦卓;  韩银和;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
验证测试  生产测试  失效分析  可测试性设计  故障模型  
应用于逻辑核的BIST关键技术研究 期刊论文
计算机工程, 2005, 卷号: 31.0, 期号: 023, 页码: 55
作者:  李吉;  徐勇军;  韩银和;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
可测性设计  逻辑内建自测试  测试点插入  
基于JTAG标准的边界扫描在通用CPU中的设计 期刊论文
计算机工程, 2004, 卷号: 30.0, 期号: 019, 页码: 30
作者:  鲁巍;  杨修涛;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
边界扫描  可测性设计  IEEEI  149．1  标准（JTAG）  
一种遵循IEEE 1149．1标准的可测试性设计结构 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 005, 页码: 23
作者:  尹志刚;  李华伟;  李晓维
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
IEEE1149.1标准  国际标准  可测试性设计结构  时序电路  
一种低功耗BIST测试产生器方案 期刊论文
微电子学与计算机, 2003, 卷号: 20.0, 期号: 002, 页码: 36
作者:  何蓉晖;  李晓维;  宫云战
收藏  |  浏览/下载：8/0  |  提交时间：2023/12/04
BIST  低功耗设计  内建自测试  测试产生器  线性反馈移位寄存器  集成电路  
通用CPU设计中的模拟验证技术及应用 期刊论文
系统仿真学报, 2002, 卷号: 14.0, 期号: 012, 页码: 1698
作者:  吕涛;  李华伟;  尹志刚;  刘国华;  李晓维;  樊建平
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
CPU  设计  模拟验证  芯片  错误模型  覆盖准则  
可测试性设计技术在一款通用CPU芯片中的应用 期刊论文
计算机工程与应用, 2002, 卷号: 38.0, 期号: 016, 页码: 191
作者:  李华伟;  李晓维;  尹志刚;  吕涛;  何蓉晖
收藏  |  浏览/下载：7/0  |  提交时间：2023/12/04
可测试性设计  CPU芯片  扫描设计  TEEE1149.1标准