中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共2条，第1-2条 帮助

限定条件            
已选(0)清除 条数/页：   排序方式：
LAPS: Layout-Aware Path Selection for Post-Silicon Timing Characterization 期刊论文
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2017, 卷号: E100D, 期号: 2, 页码: 323-331
作者:  Hu, Yu;  Ye, Jing;  Shi, Zhiping;  Li, Xiaowei
收藏  |  浏览/下载：52/0  |  提交时间：2019/12/12
process variation  timing variation  sample  path selection  least square  
Compression/scan co-design for reducing test data volume, scan-in power dissipation, and test application time 期刊论文
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2006, 卷号: E89D, 期号: 10, 页码: 2616-2625
作者:  Hu, Yu;  Han, Yinhe;  Li, Xiaowei;  Li, Huawei;  Wen, Xiaoqing
收藏  |  浏览/下载：45/0  |  提交时间：2019/12/16
compression  run-length coding  random access scan  power dissipation  test application time