CSpace

浏览/检索结果: 共6条,第1-6条 帮助

限定条件                
已选(0)清除 条数/页:   排序方式:
众核处理器上的高性能网络入侵检测系统 期刊论文
高技术通讯, 2014, 卷号: 000, 期号: 009, 页码: 935
作者:  姜海洋;  谢高岗
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
众核处理器  网络入侵检测系统(NIDS)  并行结构  
无权访问的条目 期刊论文
作者:  王建东;  祝 超;  谢应科;  韩承德;  赵自力
Adobe PDF(1400Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2010/09/29
基于FPGA的万兆流量并行实时处理系统研究 期刊论文
计算机研究与发展, 2009, 卷号: 000, 期号: 002, 页码: 177
作者:  王建东;  祝超;  谢应科;  韩承德;  赵自力
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
FPGA  并行结构  包分类  负载均衡  10Gbps  
无权访问的条目 期刊论文
作者:  孙小涓;  孙凝晖;  陈明宇
Adobe PDF(487Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2010/10/13
适用于H.264视频解码器的VLD设计 期刊论文
计算机工程, 2005, 卷号: 31.0, 期号: 013, 页码: 162
作者:  李锦涛;  黄晁;  戴春泉
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
专用集成电路  视频解码  变字长解码  H.264  
网络处理器体系结构分析 期刊论文
计算机工程与应用, 2004, 卷号: 40.0, 期号: 005, 页码: 135
作者:  李秋江;  韦卫;  贺志强
收藏  |  浏览/下载:5/0  |  提交时间:2023/12/04
网络处理器  体系结构  并行处理  隐藏延迟  网络应用