Institute of Computing Technology, Chinese Academy IR
| 网络处理器体系结构分析 | |
| 李秋江; 韦卫; 贺志强 | |
| 2004 | |
| 发表期刊 | 计算机工程与应用
 |
| ISSN | 1002-8331 |
| 卷号 | 40.0期号:005页码:135 |
| 摘要 | 该文旨在分析网络处理器能够同时满足高性能和灵活性要求的体系结构。而传统的网络设备单纯采用专用芯片或者基于RISC的通用处理器(GPPs)，很难兼顾这两者要求。该文根据网络处理器的处理空间．将其映射为5个逻辑模块，这些模块由网络处理器中各个功能部件实现。然后分析了网络处理器的SMP和Pipeline两种并行结构，并进一步分析了隐藏延迟等实现加速的技术。最后分析了网络应用发展变化对网络处理器体系结构设计的挑战，并提出了解决办法。 |
| 关键词 | 网络处理器 体系结构 并行处理 隐藏延迟 网络应用 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/26703 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 李秋江,韦卫,贺志强. 网络处理器体系结构分析[J]. 计算机工程与应用,2004,40.0(005):135. |
| APA | 李秋江,韦卫,&贺志强.(2004).网络处理器体系结构分析.计算机工程与应用,40.0(005),135. |
| MLA | 李秋江,et al."网络处理器体系结构分析".计算机工程与应用 40.0.005(2004):135. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李秋江]的文章 |
| [韦卫]的文章 |
| [贺志强]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李秋江]的文章 |
| [韦卫]的文章 |
| [贺志强]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李秋江]的文章 |
| [韦卫]的文章 |
| [贺志强]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论