中国科学院计算技术研究所机构知识库

浏览/检索结果: 共4条，第1-4条

帮助

限定条件	出处：IEICE ELECTRONICS EXPRESS

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序作者升序作者降序发表日期升序发表日期降序
	A High-Output-Swing 64-Gb/s PAM-4 Transmitter with a 4-Tap Hybrid FFE in 28-nm CMOS 期刊论文 IEICE ELECTRONICS EXPRESS, 2024, 页码: 6 作者:  Xu, Hua;  Zheng, Xuqiang;  Wang, Zedong;  Cai, Chen;  Zhen, Wenxiang;  Yuan, Guojun;  Hao, Qinfen;  Guo, Xuan;  Jin, Zhi 收藏  |  浏览/下载：5/0  |  提交时间：2024/05/20 Baud-spaced de-emphasis BS-DE  feed-forward equalizer FFe  four level pulse amplitude modulation PAM-4  fractionally spaced pre emphassi FS-Pe  high speed transmitter  high swing
	Thread: Towards fine-grained precision reconfiguration in variable-precision neural network accelerator 期刊论文 IEICE ELECTRONICS EXPRESS, 2019, 卷号: 16, 期号: 14, 页码: 6 作者:  Zhang, Shichang;  Wang, Ying;  Chen, Xiaoming;  Han, Yinhe;  Wang, Yujie;  Li, Xiaowei 收藏  |  浏览/下载：79/0  |  提交时间：2019/12/10 DNN accelerator  variable bit-precision  bit-serial  bit-parallel  fine-grained precision
	A modified post-TnL vertex cache for the multi-shader embedded GPUs 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: 12, 期号: 10, 页码: 12 作者:  Wei, Jizeng;  Chang, Yisong;  Li, Bingchao;  Guo, Wei;  Sun, Jizhou 收藏  |  浏览/下载：47/0  |  提交时间：2019/12/13 computer graphics  embedded GPU  vertex cache  vertex/unified shader  triangle strip
	A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: 12, 期号: 8, 页码: 6 作者:  Liu, Bosheng l;  Wang, Ying;  You, Zhiqiang;  Han, Yinhe;  Li, Xiaowei 收藏  |  浏览/下载：41/0  |  提交时间：2019/12/13 full adder  memristor ratioed logic (MRL) gate