Institute of Computing Technology, Chinese Academy IR
| 基于DDRSDRAM控制器时序分析的模型 | |
| 程晓东; 郑为民; 唐志敏 | |
| 2005 | |
| 发表期刊 | 计算机工程
 |
| ISSN | 1000-3428 |
| 卷号 | 31.0期号:017页码:182 |
| 摘要 | 定义了时钟单位阶跃信号C（n），提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法；通过对所设计的DDR SDRAM控制器的读写时序的分析，建立了控制器主要信号的时序表达式，并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简单的分析。这种方法可以应用到内存系统的带宽和延时估计方面，比较直观。 |
| 关键词 | 时钟逻辑方程 DDR SDRAM控制器 时序模型 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/37522 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 程晓东,郑为民,唐志敏. 基于DDRSDRAM控制器时序分析的模型[J]. 计算机工程,2005,31.0(017):182. |
| APA | 程晓东,郑为民,&唐志敏.(2005).基于DDRSDRAM控制器时序分析的模型.计算机工程,31.0(017),182. |
| MLA | 程晓东,et al."基于DDRSDRAM控制器时序分析的模型".计算机工程 31.0.017(2005):182. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [程晓东]的文章 |
| [郑为民]的文章 |
| [唐志敏]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [程晓东]的文章 |
| [郑为民]的文章 |
| [唐志敏]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [程晓东]的文章 |
| [郑为民]的文章 |
| [唐志敏]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论