10GB／s高速SERDES电路的MUX／DEMUX设计

	10GB／s高速SERDES电路的MUX／DEMUX设计
	马鸿开; 陈岚; 刘力轲
	2007
发表期刊	微电子学与计算机
ISSN	1000-7180
卷号	24.0 期号:012 页码:174
摘要	介绍了一种适用于高速串并转换电路（SERDES）的MUX／DEMUX，采用0．18μmCMOS工艺．数据传输速率达到10GB／s。该电路主要由锁存器、选择器和时钟分频器3个模块组成，采用1．8V电压供电．MUX和DEMUX功耗分别为132mW和64mW。
关键词	SERDES MUX DEMUX 时钟分频器
语种	英语
文献类型	期刊论文
条目标识符	http://119.78.100.204/handle/2XEOYT63/37466
专题	中国科学院计算技术研究所期刊论文_中文
作者单位	中国科学院计算技术研究所
第一作者单位	中国科学院计算技术研究所
推荐引用方式 GB/T 7714	马鸿开,陈岚,刘力轲. 10GB／s高速SERDES电路的MUX／DEMUX设计[J]. 微电子学与计算机,2007,24.0(012):174.
APA	马鸿开,陈岚,&刘力轲.(2007).10GB／s高速SERDES电路的MUX／DEMUX设计.微电子学与计算机,24.0(012),174.
MLA	马鸿开,et al."10GB／s高速SERDES电路的MUX／DEMUX设计".微电子学与计算机 24.0.012(2007):174.