Institute of Computing Technology, Chinese Academy IR
| 一种缓解多线程访存干扰的VRB内存机制 | |
高珂 ; 范东睿; 刘志勇
| |
| 2015 | |
| 发表期刊 | 计算机研究与发展
 |
| ISSN | 1000-1239 |
| 卷号 | 52.0期号:011页码:2577 |
| 摘要 | 目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存（row-buffer,RB）命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-buffer（VRB）内存机制系统来解决此问题.VRB机制提供附加的行缓存（VRB）,暂时缓存由于行缓存（RB）冲突而从行缓存（RB）逐出的数据,以备后续可能的访问.这种机制缓解了多线程冲突,增加了DRAM中行缓存数据的重用率,避免了不必要的内存数据阵列的访问、行激活和预充电、数据传输等电路动作,可以通过少量的硬件代价提高内存系统的性能,并节约系统的功耗消耗.通过时序精确的全系统模拟器实验,对比8核的Intel Xeon处理器,所提出的VRB机制可以达到最高17.6%（平均8.7%）的系统级吞吐率改善、最高142.9%（平均51.4%）的行缓存命中率改善以及最高17.6%（平均9.2%）的系统功耗改善. |
| 关键词 | DRAM结构设计 行缓存 功耗消耗 多线程 VRB机制 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/36374 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 高珂,范东睿,刘志勇. 一种缓解多线程访存干扰的VRB内存机制[J]. 计算机研究与发展,2015,52.0(011):2577. |
| APA | 高珂,范东睿,&刘志勇.(2015).一种缓解多线程访存干扰的VRB内存机制.计算机研究与发展,52.0(011),2577. |
| MLA | 高珂,et al."一种缓解多线程访存干扰的VRB内存机制".计算机研究与发展 52.0.011(2015):2577. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [高珂]的文章 |
| [范东睿]的文章 |
| [刘志勇]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [高珂]的文章 |
| [范东睿]的文章 |
| [刘志勇]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [高珂]的文章 |
| [范东睿]的文章 |
| [刘志勇]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论