Institute of Computing Technology, Chinese Academy IR
| 嵌入式处理器TLB设计方法研究 | |
| 范东睿; 黄海林; 唐志敏 | |
| 2006 | |
| 发表期刊 | 计算机学报
 |
| ISSN | 0254-4164 |
| 卷号 | 29.0期号:1.0页码:73 |
| 摘要 | 以处理器的TLB（Translation Look-aside Buffer）部件为研究对象，探讨嵌入式处理器TLB部件的高能效设计方法．用龙芯1号这款有代表性的真实处理器为设计模型，通过对功耗、面积、关键路径和性能等多方面的试验分析，提出了新颖的TLB低功耗设计方法．在经过改进后的TLB设计中，TLB部件的RAM部分的面积减少了50％，功耗降低了92．7％，整个TLB部件的面积减少了23．7％，功耗降低了28．5％，而电路延迟几乎没有增加，处理器的性能也没有受到影响．这充分说明改进方案是非常实用而有效的． |
| 关键词 | TLB 低功耗 龙芯 RAM 延迟 面积 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/35958 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 中国科学院计算技术研究所 |
| 第一作者单位 | 中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 范东睿,黄海林,唐志敏. 嵌入式处理器TLB设计方法研究[J]. 计算机学报,2006,29.0(1.0):73. |
| APA | 范东睿,黄海林,&唐志敏.(2006).嵌入式处理器TLB设计方法研究.计算机学报,29.0(1.0),73. |
| MLA | 范东睿,et al."嵌入式处理器TLB设计方法研究".计算机学报 29.0.1.0(2006):73. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [范东睿]的文章 |
| [黄海林]的文章 |
| [唐志敏]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [范东睿]的文章 |
| [黄海林]的文章 |
| [唐志敏]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [范东睿]的文章 |
| [黄海林]的文章 |
| [唐志敏]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论