数字电路测试压缩方法研究

	数字电路测试压缩方法研究
	HAN YinHe 1; LI XiaoWei 2
	2007
发表期刊	中国科学院研究生院学报
ISSN	1002-1175
卷号	24.0 期号:006 页码:847
摘要	测试压缩可以在没有故障覆盖率损失的情况下，极大地降低测试时间和测试数据量，弥补了测试设备和芯片制造能力提升之间的差距，受到学术界和工业界的广泛关注．测试数据分为测试激励和测试响应2种，测试压缩也对应分为测试激励压缩和测试响应压缩2个方面．本文针对这2方面分别展开了研究．主要贡献包含：（1）提出了一种Variable—Tail编码．Variable—Tail是一种变长一变长的编码，对于x位密度比较高的测试向量能够取得更高的测试压缩率．实验数据表明，如结合测试向量排序算法，则使用Variable—Tail编码可以取得很接近于编码压缩理论上界的压缩效果（平均差距在1．26％左右），同时还可以减少20％的测试功耗．（2）提出了一种并行芯核外壳设计方法．研究发现了测试向量中存在着扫描切片重叠和部分重叠现象．当多个扫描切片重叠时，它们仅需要装载一次，这样就可以大大减少测试时间和测试数据量．实验结果表明，使用并行外壳设计，测试时间可以减少到原来的2／3，测试功耗可以减少到原来的1／15．（3）提出了3x测试压缩结构．3X测试压缩结构包含了3个主要技术：X—Config激励压缩、X—Balance测试产生和X—Tolerant响应压缩．X—Config激励压缩提出了一个周期可重构的MUX网络．X—Balance测试产生综合考虑了动态压缩、测试数据压缩和扫描设计等因素，产生测试向量．它使用了回溯消除算法和基于确定位概率密度的扫描链设计算法，减少测试向量体积．X—Tolerant响应压缩提出了一种单输出的基于卷积编码的压缩电路．该压缩电路只需要一个数据，因此总能保证最大的压缩率．同时为了提高对X位的容忍能力，还提出了一个多权重的基本校验矩阵生成算法．
关键词	系统芯片测试激励压缩测试响应压缩扫描设计自动测试向量生成（ATPG）不关心位未知位卷积编码
语种	英语
文献类型	期刊论文
条目标识符	http://119.78.100.204/handle/2XEOYT63/34814
专题	中国科学院计算技术研究所期刊论文_中文
作者单位	1.中国科学院计算技术研究所 2.中国科学院
第一作者单位	中国科学院计算技术研究所
推荐引用方式 GB/T 7714	HAN YinHe,LI XiaoWei. 数字电路测试压缩方法研究[J]. 中国科学院研究生院学报,2007,24.0(006):847.
APA	HAN YinHe,&LI XiaoWei.(2007).数字电路测试压缩方法研究.中国科学院研究生院学报,24.0(006),847.
MLA	HAN YinHe,et al."数字电路测试压缩方法研究".中国科学院研究生院学报 24.0.006(2007):847.