Institute of Computing Technology, Chinese Academy IR
| 基于FPGA的DDR SDRAM控制器设计与实现 | |
| 张楠1; 张佩珩2; 刘新春2; 江先阳2 | |
| 2006 | |
| 发表期刊 | 计算机工程与应用
 |
| ISSN | 1002-8331 |
| 卷号 | 42.0期号:024页码:87 |
| 摘要 | 随着DDR SDRAM的广泛应用，为满足不同平台下的访存需求，文章设计并实现了一种基于FPGA的DDR SDRAM控制器，通过分级流水结构提高了系统性能，并通过参数的在线配置满足不同内存颗粒的参数需求，保证了控制器的灵活性和可扩展性。 |
| 关键词 | FPGA DDR SDRAM 存储器 控制器 |
| 语种 | 英语 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://119.78.100.204/handle/2XEOYT63/33049 |
| 专题 | 中国科学院计算技术研究所期刊论文_中文 |
| 作者单位 | 1.中国科学院大学 2.中国科学院计算技术研究所 |
| 推荐引用方式 GB/T 7714 | 张楠,张佩珩,刘新春,等. 基于FPGA的DDR SDRAM控制器设计与实现[J]. 计算机工程与应用,2006,42.0(024):87. |
| APA | 张楠,张佩珩,刘新春,&江先阳.(2006).基于FPGA的DDR SDRAM控制器设计与实现.计算机工程与应用,42.0(024),87. |
| MLA | 张楠,et al."基于FPGA的DDR SDRAM控制器设计与实现".计算机工程与应用 42.0.024(2006):87. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [张楠]的文章 |
| [张佩珩]的文章 |
| [刘新春]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [张楠]的文章 |
| [张佩珩]的文章 |
| [刘新春]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [张楠]的文章 |
| [张佩珩]的文章 |
| [刘新春]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论