中国科学院计算技术研究所机构知识库

浏览/检索结果: 共6条，第1-6条

帮助

已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序WOS被引频次升序WOS被引频次降序提交时间升序提交时间降序期刊影响因子升序期刊影响因子降序题名升序题名降序发表日期升序发表日期降序
	Chiplet技术发展现状 期刊论文 科技导报, 2023, 卷号: 41, 期号: 19, 页码: 113 作者:  项少林;  郭茂;  蒲菠;  方刘禄;  刘淑娟;  王少勇;  孔宪伟;  郑拓;  赵明;  郝沁汾;  孙凝晖;  刘军 收藏  |  浏览/下载：10/0  |  提交时间：2024/05/20 chiplet technology  chiplet interconnect interfaces  advanced packaging  multi physical field electronic assisted design  signal and power integrity  chiplet技术  芯粒互连接口  先进封装  多物理场电子辅助设计  信号与电源完整性
	Physical Implementation of the Eight-Core Godson-3B Microprocessor 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2011, 卷号: 26, 期号: 3, 页码: 520-527 作者:  Wang, Ru;  Fan, Bao-Xia;  Yang, Liang;  Gao, Yan-Ping;  Liu, Dong;  Xiao, Bin;  Wang, Jiang-Mei;  Zhang, Yi-Fu;  Wang, Hong;  Hu, Wei-Wu 收藏  |  浏览/下载：88/0  |  提交时间：2019/12/16 physical implementation  hierarchical design flow  GALS  clock mesh  low power
	Physical Design Methodology for Godson-2G Microprocessor 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2010, 卷号: 25, 期号: 2, 页码: 225-231 作者:  Zhao, Ji-Ye;  Liu, Dong;  Huan, Dan-Dan;  Su, Meng-Hao;  Xiao, Bin;  Xu, Ying;  Shi, Feng;  Chen, Chen;  Wang, Song 收藏  |  浏览/下载：62/0  |  提交时间：2019/12/16 computer architecture  Godson-2G  physical design methodology  nanometer process
	Physical Implementation of the 1GHz Godson-3 Quad-Core Microprocessor 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2010, 卷号: 25, 期号: 2, 页码: 192-199 作者:  Fan, Bao-Xia;  Yang, Liang;  Wang, Jiang-Mei;  Wang, Ru;  Xiao, Bin;  Xu, Ying;  Liu, Dong;  Zhao, Ji-Ye 收藏  |  浏览/下载：60/0  |  提交时间：2019/12/16 physical implementation  design methodology  on-chip variation (OCV)  low power  clock tree
	无权访问的条目 期刊论文 作者:  Wei-Wu Hu(胡伟武);  Ji-Ye Zhao(赵继业);  Shi-Qiang Zhong(钟石强);  Xu Yang(杨旭);  Elio Guidetti;  Chris Wu(吴永强) Adobe PDF(540Kb)  |  收藏  |  浏览/下载：0/0  |  提交时间：2010/11/02
	Implementing a 1GHz four-issue out-of-order execution microprocessor in a standard cell ASIC methodology 期刊论文 JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2007, 卷号: 22, 期号: 1, 页码: 1-14 作者:  Hu, Wei-Wu;  Zhao, Ji-Ye;  Zhong, Shi-Qiang;  Yang, Xu;  Guidetti, Elio;  Wu, Chris 收藏  |  浏览/下载：45/0  |  提交时间：2019/12/16 general-purpose processor  superscalar pipeline  out-of-order execution  non-blocking cache  physical design  synthesis flow  bit-sliced placement  crafted cell  performance evaluation