中文版 | English

在结果中检索

CSpace

浏览/检索结果: 共9条，第1-9条 帮助

已选(0)清除 条数/页：   排序方式：
一种支持DDR4的软硬件结合的访存踪迹收集分析工具集 期刊论文
计算机工程与科学, 2019, 卷号: 41.0, 期号: 006, 页码: 973
作者:  李作骏;  陈明宇;  秦晓宁
收藏  |  浏览/下载：7/0  |  提交时间：2023/12/04
访存踪迹  FPGA  DDR4  物理地址  
Retention-Aware DRAM Assembly and Repair for Future FGR Memories 期刊论文
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 2017, 卷号: 36, 期号: 5, 页码: 705-718
作者:  Wang, Ying;  Han, Yin-He;  Wang, Cheng;  Li, Huawei;  Li, Xiaowei
收藏  |  浏览/下载：39/0  |  提交时间：2019/12/12
DDR  dynamic random-access memory (DRAM)  memory  refresh  
嵌入式存储系统的仿真及实现 期刊论文
计算机工程, 2007, 卷号: 33.0, 期号: 012, 页码: 231
作者:  张钦;  韩冀中
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
信号完整性仿真  片上可编程系统  存储系统  DDR  
Linux下的DDR DIMM总线接口设备检测方法 期刊论文
计算机工程, 2007, 卷号: 33.0, 期号: 018, 页码: 256
作者:  王乐;  张晓彤;  李磊;  樊勇
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
DDR  DIMM  Linux  驱动程序  内存映射  
基于SoC的实时信号处理系统中存储系统的容错设计 期刊论文
计算机应用研究, 2006, 卷号: 23.0, 期号: 1.0, 页码: 190
作者:  洪涛;  韩承德;  李栋
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
SoC  EDAC  DDR存储系统  实时信号处理系统  容错纠错自适应  二级冗余  
计算密集型体系集成DDR SDRAM控制器设计 期刊论文
计算机工程与科学, 2006, 卷号: 28.0, 期号: 003, 页码: 96
作者:  江先阳;  刘新春;  张佩珩;  孙凝晖;  徐志伟
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
计算密集型体系  DDR  SDRAM控制器  FPGA  仿真  
基于FPGA的DDR SDRAM控制器设计与实现 期刊论文
计算机工程与应用, 2006, 卷号: 42.0, 期号: 024, 页码: 87
作者:  张楠;  张佩珩;  刘新春;  江先阳
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
FPGA  DDR  SDRAM  存储器  控制器  
基于DDRSDRAM控制器时序分析的模型 期刊论文
计算机工程, 2005, 卷号: 31.0, 期号: 017, 页码: 182
作者:  程晓东;  郑为民;  唐志敏
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
时钟逻辑方程  DDR  SDRAM控制器  时序模型  
基于MSC—A芯片的访存通道实现及性能优化 期刊论文
微电子学与计算机, 2004, 卷号: 21.0, 期号: 1.0, 页码: 55
作者:  程晓东;  郑为民;  唐志敏
收藏  |  浏览/下载：5/0  |  提交时间：2023/12/04
MSC-A芯片  访存通道  地址映射  DDR控制器  系统控制器  主板