已选(0)清除
条数/页: 排序方式: |
| Taming Process Variations in CNFET for Efficient Last-Level Cache Design 期刊论文 IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2022, 卷号: 30, 期号: 4, 页码: 418-431 作者: Xu, Dawen; Feng, Zhuangyu; Liu, Cheng; Li, Li; Wang, Ying; Li, Huawei; Li, Xiaowei 收藏  |  浏览/下载:30/0  |  提交时间:2022/12/07 CNTFETs Delays Transistors Layout Very large scale integration Radio frequency Energy consumption nanotube field-effect transistor (CNFET) last-level cache (LLC) process variation (PV) variation-aware cache |
| 无权访问的条目 学位论文 作者: 展旭升 Adobe PDF(2603Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2018/07/03 |
| 无权访问的条目 学位论文 作者: 王硕 Adobe PDF(2977Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2018/07/03 |
| 无权访问的条目 学位论文 作者: 高金华 Adobe PDF(4074Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2018/06/22 |
| 无权访问的条目 学位论文 作者: 姜松浩 Adobe PDF(3094Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2018/07/04 |
| 无权访问的条目 学位论文 作者: 程云 Adobe PDF(2067Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2017/12/26 |
| Resilience-Aware Frequency Tuning for Neural-Network-Based Approximate Computing Chips 期刊论文 IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2017, 卷号: 25, 期号: 10, 页码: 2736-2748 作者: Wang, Ying; Deng, Jiachao; Fang, Yuntan; Li, Huawei; Li, Xiaowei 收藏  |  浏览/下载:56/0  |  提交时间:2019/12/12 Deep learning error tolerance neural network (NN) timing variation |
| 无权访问的条目 学位论文 作者: 孙飞 Adobe PDF(1047Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2017/06/23 |
| LAPS: Layout-Aware Path Selection for Post-Silicon Timing Characterization 期刊论文 IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2017, 卷号: E100D, 期号: 2, 页码: 323-331 作者: Hu, Yu; Ye, Jing; Shi, Zhiping; Li, Xiaowei 收藏  |  浏览/下载:55/0  |  提交时间:2019/12/12 process variation timing variation sample path selection least square |
| 无权访问的条目 学位论文 作者: 王昊 Adobe PDF(9811Kb)  |  收藏  |  浏览/下载:0/0  |  提交时间:2017/07/12 |