×
验证码:
换一张
忘记密码?
记住我
×
登录
中文版
|
English
中国科学院计算技术研究所机构知识库
Institute of Computing Technology, Chinese Academy IR
登录
注册
ALL
ORCID
题名
作者
学科领域
关键词
文献类型
出处
收录类别
出版者
发表日期
存缴日期
资助项目
学科门类
学习讨论厅
图片搜索
粘贴图片网址
首页
研究单元&专题
作者
文献类型
学科分类
知识图谱
新闻&公告
在结果中检索
研究单元&专题
中国科学院计算技术研... [7]
作者
Chen, Zhon... [1]
Fan, Dongr... [1]
Hu, Yu [1]
Li, Xiaowe... [1]
Li, Xiuhon... [1]
Liang, Yun [1]
更多...
文献类型
期刊论文 [7]
发表日期
2023 [1]
2018 [1]
2011 [1]
2009 [1]
2008 [1]
2005 [2]
更多...
语种
英语 [6]
中文 [1]
出处
ADVANCES I... [1]
IEEE TRANS... [1]
IEEE TRANS... [1]
INTELLIGEN... [1]
JOURNAL OF... [1]
Journal of... [1]
更多...
资助项目
Natural Sc... [1]
收录类别
SCI [5]
其他 [2]
资助机构
×
知识图谱
CSpace
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共7条,第1-7条
帮助
限定条件
专题:中国科学院计算技术研究所期刊论文
第一作者的第一单位
第一作者单位
通讯作者单位
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
期刊影响因子升序
期刊影响因子降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
作者升序
作者降序
WOS被引频次升序
WOS被引频次降序
题名升序
题名降序
Design of a Compact Superconducting RSFQ Register File
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 2023, 页码: 8
作者:
Zhang, Kuozhong
;
Zhang, Zhimin
;
Tang, Guangming
;
Ye, Xiaochun
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2023/12/04
Registers
Clocks
Josephson junctions
Power transmission lines
Logic gates
Decoding
Program processors
RSFQ
register file
superconducting digital circuit
CRAT: Enabling Coordinated Register Allocation and Thread-Level Parallelism Optimization for GPUs
期刊论文
IEEE TRANSACTIONS ON COMPUTERS, 2018, 卷号: 67, 期号: 6, 页码: 890-897
作者:
Xie, Xiaolong
;
Liang, Yun
;
Li, Xiuhong
;
Wu, Yudong
;
Sun, Guangyu
;
Wang, Tao
;
Fan, Dongrui
收藏
  |  
浏览/下载:65/0
  |  
提交时间:2019/12/10
GPGPU
memory hierarchy
compilers
OWARE: OPERAND WIDTH AWARE REDUNDANT EXECUTION FOR WHOLE-PROCESSOR ERROR DETECTION
期刊论文
INTELLIGENT AUTOMATION AND SOFT COMPUTING, 2011, 卷号: 17, 期号: 6, 页码: 771-780
作者:
Hu, Yu
;
Chen, Zhongliang
;
Li, Xiaowei
收藏
  |  
浏览/下载:68/0
  |  
提交时间:2019/12/16
narrow-width value
sphere of replication
data-level redundancy
instruction-level redundancy
无权访问的条目
期刊论文
作者:
凡启飞
;
张戈
;
徐翠萍
Adobe PDF(628Kb)
  |  
收藏
  |  
浏览/下载:0/0
  |  
提交时间:2010/11/09
无权访问的条目
期刊论文
作者:
Wei-Wu Hu(胡伟武)
;
Jian Wang(王 剑)
Adobe PDF(5783Kb)
  |  
收藏
  |  
浏览/下载:0/0
  |  
提交时间:2010/11/02
VFSim: Concurrent fault simulation at register transfer level
期刊论文
JOURNAL OF COMPUTER SCIENCE AND TECHNOLOGY, 2005, 卷号: 20, 期号: 2, 页码: 175-186
作者:
Shen, L
收藏
  |  
浏览/下载:39/0
  |  
提交时间:2019/12/16
high-level testing
Verilog
RTL
circuit modeling
fault model
concurrent fault simulation
A register allocation framework for banked register files with access constraints
期刊论文
ADVANCES IN COMPUTER SYSTEMS ARCHITECTURE, PROCEEDINGS, 2005, 卷号: 3740, 页码: 269-280
作者:
Zhou, F
;
Zhang, JC
;
Wu, CY
;
Zhang, ZQ
收藏
  |  
浏览/下载:39/0
  |  
提交时间:2019/12/16